


19



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 570 604**

51 Int. Cl.:

H04N 19/44 (2014.01)

H04N 19/46 (2014.01)

H04N 19/149 (2014.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

96 Fecha de presentación y número de la solicitud europea: **27.08.2002 E 06022341 (9)**

97 Fecha y número de publicación de la concesión europea: **30.03.2016 EP 1746844**

54 Título: **Decodificador de referencia generalizado de vídeo**

30 Prioridad:

19.09.2001 US 955731

45 Fecha de publicación y mención en BOPI de la traducción de la patente:

19.05.2016

73 Titular/es:

**MICROSOFT TECHNOLOGY LICENSING, LLC
(100.0%)
One Microsoft Way
Redmond, WA 98052, US**

72 Inventor/es:

**RIBAS-CORBERA, JORDI y
CHOU, PHILIP A.**

74 Agente/Representante:

CARPINTERO LÓPEZ, Mario

ES 2 570 604 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín europeo de patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre concesión de Patentes Europeas).

DESCRIPCIÓN

Decodificador de referencia generalizado de vídeo

Campo de la invención

5 La presente invención se refiere a la decodificación de señales de imagen y de vídeo, así como otras señales variables en el tiempo como voz y audio.

Antecedentes de la invención

10 En las normas de codificación de vídeo, un flujo de bits es compatible si puede decodificarse, al menos conceptualmente, mediante un modelo matemático de un decodificador que está conectado a la salida de un codificador. Dicho decodificador modelo se conoce como el decodificador de referencia hipotético (HRD) en la norma de codificación H.263, y el verificador de memoria intermedia de vídeo (VBV) en la norma de codificación MPEG. En general, un dispositivo (o terminal) de decodificador real comprende una memoria intermedia de decodificador, un decodificador, y una unidad de visualización. Si se construye un dispositivo de decodificador real de acuerdo con el modelo matemático del decodificador, y se transmite un flujo de bits compatible al dispositivo en unas condiciones específicas, entonces la memoria intermedia de decodificador no se sobredesbordará ni se subdesbordará, y la decodificación se realizará correctamente.

15 Los decodificadores de referencia (modelo) anteriores suponen que se transmitirá un flujo de bits a través de un canal a una velocidad de bits constante determinada, y se decodificará (después de un retardo de memoria intermedia determinado) mediante un dispositivo que tiene un cierto tamaño de memoria intermedia determinado. Por lo tanto, estos modelos son bastante inflexibles y no abordan las necesidades de muchas de las aplicaciones de vídeo importantes en la actualidad, tales como la transmisión de vídeo en directo, o la reproducción directa de vídeo pre-codificado bajo demanda a través de rutas de red con diversas velocidades de bits pico, a dispositivos con diversos tamaños de memoria intermedia.

20 En los decodificadores de referencia anteriores, el flujo de bits de vídeo se recibe a una velocidad de bits constante determinada, (normalmente, la velocidad media en bits por segundo del flujo), y se almacena en la memoria intermedia de decodificador hasta que la memoria intermedia alcanza algún nivel de llenado deseado. Por ejemplo, se necesitan al menos los datos correspondientes a una trama inicial de información de vídeo antes de que la decodificación pueda reconstruir una trama de salida de la misma. Este nivel deseado se indica como el nivel de llenado de memoria intermedia inicial de decodificador, y a una velocidad de bits constante es directamente proporcional al retardo (memoria intermedia) de transmisión o de puesta en marcha. Una vez que se ha alcanzado este nivel de llenado, el decodificador elimina instantáneamente (en esencia) los bits para la primera trama de vídeo de la secuencia, y decodifica los bits para visualizar la trama. Los bits para las siguientes tramas también se eliminan, decodifican, y visualizan instantáneamente en intervalos de tiempo posteriores.

25 Dicho decodificador de referencia opera a una velocidad de bits, un tamaño de memoria intermedia, y un retardo inicial fijos. Sin embargo, en muchas aplicaciones de vídeo contemporáneas, (por ejemplo, la reproducción directa de vídeo a través de internet o de redes de cajeros automáticos (ATM)), el ancho de banda pico varía de acuerdo con la ruta de red. Por ejemplo, el ancho de banda pico varía en función de si la conexión a la red es por módem, ISDN, DSL, cable, y así sucesivamente. Además, el ancho de banda pico también puede fluctuar en el tiempo de acuerdo con las condiciones de red, por ejemplo, en función de la congestión de red, el número de usuarios conectados, y otros factores conocidos. Todavía más adicionalmente, los flujos de bits de vídeo se entregan a una diversidad de dispositivos con diferentes capacidades de memoria intermedia, incluyendo teléfonos móviles, asistentes digitales personales (PDA), ordenadores personales (PC), dispositivos informáticos de bolsillo, decodificadores de televisión, reproductores de tipo DVD, y similares, y se crean para escenarios con diferentes necesidades de retardo, por ejemplo, reproducción directa de bajo retardo, descarga progresiva, y similares.

30 Los decodificadores de referencia existentes no se ajustan a dichas variables. Al mismo tiempo, los codificadores no saben ni pueden saber por adelantado, habitualmente, cuáles serán las condiciones variables para un destinatario determinado. Como resultado, los recursos y/o el tiempo de retardo a menudo se desperdician innecesariamente, o no son adecuados en muchos casos.

35 El documento EP 0 515 101 A2 se refiere a un método y un aparato para controlar al menos un codificador de velocidad variable que está recibiendo una señal como una entrada. El método y el aparato están adaptados además para suministrar una versión codificada de velocidad de bits variable de la señal como una salida a través de una memoria intermedia de codificador a un canal que tiene una velocidad de transmisión variable para la salida codificada. El canal transporta la versión codificada de la señal a al menos un decodificador a través de al menos una memoria intermedia de decodificador.

40 El documento EP-A-O 852 445 (NCR INT INC), 8 de julio de 1998 (08-07-1998) desvela un método de optimización de ancho de banda para transmitir flujos de datos de vídeo comprimidos. En primer lugar, un servidor en el sistema determina el tamaño de la memoria intermedia de receptor y, a continuación, el número mínimo de bloques consecutivos que cabrían en la memoria intermedia. Además, el servidor ordena al receptor que espere antes de

descomprimir y visualizar los datos durante una cantidad de tiempo suficiente para recibir una cantidad de datos de los primeros bloques de datos comprimidos que sea igual a la cantidad de datos en el bloque de datos comprimidos más grande en el archivo.

5 HSU C-Y Y COL: "JOINT SELECTION OF SOURCE AND CHANNEL RATE FOR VBR VIDEO TRANSMISSION UNDER ATM POLICING CONSTRAINTS" IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, IEEE INC., NUEVA YORK, ESTADOS UNIDOS, vol. 15, n.º 6, 1 de agosto de 1997 (01-08-1997), páginas 1016-1028 describe una transmisión de velocidad de bits variable de vídeo a través de redes ATM.

10 REIBMAN A R Y COL: "CONSTRAINTS ON VARIABLE BIT-RATE VIDEO FOR ATM NETWORKS" IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY, IEEE INC., NUEVA YORK, ESTADOS UNIDOS, vol. 2, n.º. 4, 1 de diciembre de 1992 (01-12-1992), páginas 361-372, considera las limitaciones de la velocidad de bits codificados de una señal de vídeo que se impone por un canal y el codificador y las memorias intermedias de decodificador.

UIT: "Annex B - Hypothetical Reference Decoder (HRD)", Recomendación UIT-T H.263, febrero de 1998 (02-1998), páginas 49-50, desvela una infraestructura de servicios audiovisuales y de codificación de vídeo en movimiento.

15 UIT: "Annex C - Video Buffering Verifier (VBV)", Recomendación UIT-T H.262, febrero de 2000 (02-2000), páginas 138-142, desvela la infraestructura de servicios audiovisuales y de codificación de vídeo en movimiento de acuerdo con H.262.

20 Por lo tanto, el objeto de la presente invención es proporcionar un procedimiento implementado por ordenador mejorado para decodificar vídeo con un decodificador y un dispositivo y un medio legible por ordenador correspondientes.

Este objeto se resuelve mediante la materia objeto de las reivindicaciones independientes.

Las realizaciones preferidas se definen en las reivindicaciones dependientes.

25 En resumen, la presente invención proporciona un decodificador de referencia generalizado mejorado que opera de acuerdo con cualquier número de conjuntos de parámetros de velocidad y de memoria intermedia para un flujo de bits determinado. Cada conjunto caracteriza lo que se conoce como un modelo de contador dinámico, o conjunto de parámetros, y contiene tres valores (R, B, F), donde R es la velocidad de bits de transmisión, B es el tamaño de memoria intermedia, y F es el nivel de llenado de memoria intermedia de decodificador inicial. Como se entiende, F/R es el retardo de memoria intermedia de puesta en marcha o inicial.

30 Un codificador crea un flujo de bits de vídeo que está contenido por algún número N deseado de contadores dinámicos, o el codificador puede simplemente calcular los N conjuntos de parámetros después de que se ha generado el flujo de bits. El codificador pasa el número al decodificador una vez (al menos), con un número correspondiente de conjuntos (R, B, F) de alguna manera, tal como en una cabecera de flujo inicial o fuera de banda.

35 Cuando se recibe en el decodificador, si al menos están presentes dos conjuntos, el decodificador de referencia generalizado selecciona uno, o interpola entre los parámetros de contador dinámico y, por lo tanto, puede operar a cualquier velocidad de bits pico, tamaño de memoria intermedia o retardo deseados. Más específicamente, dada una velocidad R' de transmisión pico deseada, que se conoce en el extremo de decodificador, el decodificador de referencia generalizado selecciona el tamaño de memoria intermedia y el retardo más pequeños (de acuerdo con los conjuntos (R, B, F) disponibles tanto por la selección de uno, la interpolación entre dos o más, o por extrapolación) que serán capaces de decodificar el flujo de bits sin sufrir el subdesbordamiento o el sobredesbordamiento de la memoria intermedia. Como alternativa, para un tamaño B' de memoria intermedia de decodificador determinado, el decodificador hipotético seleccionará y operará a la mínima velocidad de transmisión pico requerida.

45 Los beneficios del decodificador de referencia generalizado incluyen que un proveedor de contenidos pueda crear un flujo de bits de una vez, y que un servidor pueda entregarlo a múltiples dispositivos de diferentes capacidades, usando una diversidad de canales de diferentes velocidades de transmisión pico. Como alternativa, un servidor y un terminal pueden negociar los mejores parámetros de contador dinámico para las condiciones de red determinadas, por ejemplo, el que producirá el retardo (memoria intermedia) de puesta en marcha más bajo, o el que requerirá la velocidad de transmisión pico más baja para el tamaño de memoria intermedia determinado del dispositivo. En la práctica, el tamaño de memoria intermedia y el retardo para algunos terminales pueden reducirse en un orden de magnitud, o la velocidad de transmisión pico puede reducirse en un factor significativo (por ejemplo, cuatro veces), y/o la relación de señal a ruido (SNR) puede aumentar tal vez en varios dB sin aumentar la velocidad de bits media, a excepción de una cantidad insignificante de bits adicionales para comunicar la información de contador dinámico.

50 Otros beneficios y ventajas se harán evidentes a partir de la siguiente descripción detallada cuando se considera junto con los dibujos, en los que:

55

Breve descripción de los dibujos

La figura 1 es un diagrama de bloques que representa un sistema informático a modo de ejemplo en el que puede incorporarse la presente invención;

La figura 2 es un diagrama de bloques que representa el codificador y el decodificador de referencia generalizado mejorados y sus memorias intermedias respectivas para codificar y decodificar datos de vídeo o de imagen de acuerdo con un aspecto de la presente invención;

La figura 3 es una gráfica del nivel de llenado de memoria intermedia a lo largo del tiempo cuando está contenida en un contador dinámico de los parámetros (R, B, F);

La figura 4 es una representación de una curva de velocidad frente a tamaño de memoria intermedia para un clip de vídeo representativo; y

La figura 5 es una representación de la curva de velocidad frente a tamaño de memoria intermedia para un clip de vídeo representativo con dos modelos (conjuntos de parámetros) de contador dinámico proporcionados al decodificador de referencia generalizado para su interpolación y su extrapolación de acuerdo con un aspecto de la presente invención.

Descripción detallada**ENTORNO OPERATIVO A MODO DE EJEMPLO**

La figura 1 ilustra un ejemplo de un entorno operativo adecuado en el que puede implementarse la invención, especialmente para decodificar datos de imagen y/o de vídeo. El entorno operativo solo es un ejemplo de un entorno operativo adecuado y no pretende sugerir ninguna limitación en cuanto al alcance del uso o la funcionalidad de la invención. Otros sistemas, entornos y/o configuraciones informáticos bien conocidos, que pueden ser adecuados para su uso con la invención incluyen, pero sin limitarse a, ordenadores personales, ordenadores servidores, dispositivos de mano o portátiles, sistemas multiprocesadores, sistemas basados en microprocesadores, artículos electrónicos de consumo programables, PC de red, miniordenadores, ordenadores centrales, entornos informáticos distribuidos que incluyen cualquiera de los sistemas o dispositivos anteriores, y similares. Por ejemplo, es probable que los datos de imagen de codificación y/o de imagen de vídeo a menudo se traten en un ordenador con más potencia de procesamiento que los ordenadores personales de mano actuales, pero no hay ninguna razón para que no pueda realizarse una codificación en el dispositivo a modo de ejemplo, o una decodificación en una máquina más potente.

La invención puede describirse en el contexto general de las instrucciones ejecutables por ordenador, tales como los módulos de programa, ejecutados por uno o más ordenadores u otros dispositivos. En general, los módulos de programa incluyen rutinas, programas, objetos, componentes, estructuras de datos, y así sucesivamente, que realizan tareas específicas o implementan tipos de datos abstractos específicos. Habitualmente, la funcionalidad de los módulos de programa puede combinarse o distribuirse según se desee en diversas realizaciones. Habitualmente, el dispositivo informático incluye al menos alguna forma de medio legible por ordenador. Los medios legibles por ordenador pueden ser cualquier medio disponible al que puede accederse por el dispositivo informático. A modo de ejemplo, y no de limitación, los medios legibles por ordenador pueden comprender medios de almacenamiento informático y medios de comunicación. Los medios de almacenamiento informático incluyen medios volátiles y no volátiles, extraíbles y no extraíbles, implementados en cualquier procedimiento o tecnología para el almacenamiento de información tal como instrucciones legibles por ordenador, estructuras de datos, módulos de programa u otros datos. Los medios de almacenamiento informático incluyen, pero sin limitarse a, memorias RAM, ROM, EEPROM, flash u otra tecnología de memoria, CD-ROM, discos versátiles digitales (DVD) u otro almacenamiento óptico, casetes magnéticos, cintas magnéticas, dispositivos de almacenamiento de disco magnético u otros dispositivos de almacenamiento magnético, o cualquier otro medio que pueda usarse para almacenar la información deseada y al que puede accederse por el dispositivo informático. Habitualmente, los medios de comunicación incorporan instrucciones legibles por ordenador, estructuras de datos, módulos de programa u otros datos en una señal de datos modulada, tal como una onda portadora u otro mecanismo de transporte e incluye cualquier medio de entrega de información. La expresión "señal de datos modulada" significa una señal que tiene una o más de sus características configuradas o cambiadas de una manera tal como para codificar información en la señal. A modo de ejemplo, y no de limitación, los medios de comunicación incluyen medios cableados, tales como una red cableada o una conexión cableada directa, y medios inalámbricos tales como medios acústicos, de RF, infrarrojos y otros medios inalámbricos. Las combinaciones de cualquiera de los medios anteriores también deben incluirse dentro del alcance de los medios legibles por ordenador.

La figura 1 muestra los componentes funcionales de un dispositivo informático de mano de este tipo, que incluye un procesador 122, una memoria 124, una pantalla 126, y un teclado 128 (que puede ser un teclado físico o virtual). La memoria 124 incluye, en general, tanto una memoria volátil (por ejemplo, RAM) como una memoria no volátil (por ejemplo, ROM, tarjetas PCMCIA, y así sucesivamente). Un sistema operativo es residente en la memoria 124 y se ejecuta en el procesador 122, tal como el sistema operativo Windows® CE de Microsoft® Corporation, u otro sistema operativo.

Uno o más programas 132 de aplicación se cargan en la memoria 124 y se ejecutan en el sistema operativo. Los ejemplos de aplicaciones incluyen programas de correo electrónico, programas de planificación, programas PIM

(gestión de información personal), programas de procesamiento de texto, programas de hojas de cálculo, programas de navegador de internet, y así sucesivamente. El ordenador 120 personal de mano también puede incluir un gestor 134 de notificaciones cargado en la memoria 124, que se ejecuta en el procesador 122. El gestor 134 de notificaciones gestiona las solicitudes de notificación, por ejemplo, de los programas 132 de aplicación.

- 5 El ordenador 120 personal de mano tiene una fuente 136 de alimentación, que se implementa como una o más baterías. La fuente 136 de alimentación puede incluir, además, una fuente de alimentación externa que anula o recarga las baterías incorporadas, tal como un adaptador de CA o una base de acoplamiento alimentada.

El ordenador 120 personal de mano a modo de ejemplo representado en la figura 1, se muestra con tres tipos de mecanismos de notificación externos: uno o más diodos 140 emisores de luz (LED) y un generador 144 de audio. Estos dispositivos pueden acoplarse directamente a la fuente 136 de alimentación de manera que, cuando se activa, permanecen encendidos una duración establecida por un mecanismo de notificación a pesar de que el procesador 122 del ordenador personal de mano y otros componentes podrían apagarse para conservar la energía de la batería. Preferentemente, el LED 140 permanece encendido de manera indefinida hasta que el usuario entra en acción. Obsérvese que las versiones contemporáneas del generador 144 de audio usan demasiada energía para las baterías de ordenadores personales de mano actuales y, por lo tanto, se configura para apagarse cuando el resto del sistema lo hace o en alguna duración finita después de la activación.

DECODIFICADOR DE REFERENCIA GENERALIZADO

Una contador dinámico es un modelo conceptual del estado (o nivel de llenado) de una memoria intermedia de codificador o de decodificador como una función del tiempo. La figura 2 muestra este concepto, en el que los datos 200 de entrada se alimentan a un codificador 202 mejorado (descrito a continuación) que codifica los datos en una memoria 204 intermedia de codificador. Los datos codificados se transmiten a través de algún medio 206 de transmisión (tubería) a una memoria 208 intermedia de decodificador, y, a continuación, se decodifican por un decodificador 210 en los datos 212 de salida, tales como una trama de imagen o de vídeo. Con fines de simplicidad, la memoria 208 intermedia de decodificador se describirá principalmente en el presente documento, debido a que el nivel de llenado de las memorias intermedias de codificador y de decodificador se complementan conceptualmente entre sí, es decir, cuantos más datos haya en la memoria intermedia de decodificador, menos habrá en la memoria intermedia de codificador, y viceversa.

Un modelo de contador dinámico se caracteriza por un conjunto de tres parámetros, R, B y F, donde R es la velocidad de bits pico (en bits por segundo) a la que los bits entran en la memoria 208 intermedia de decodificador. En escenarios de velocidad de bits constante, R es a menudo la velocidad de bits de canal y la velocidad de bits media del clip de vídeo o de audio, y conceptualmente puede imaginarse como correspondiente a la anchura de la tubería 206. B es el tamaño del contador o memoria 208 intermedia de decodificador (en bits) que suaviza las fluctuaciones de la velocidad de bits de vídeo. Este tamaño de memoria intermedia no puede ser mayor que el de la memoria intermedia física del dispositivo de decodificación. F es el nivel de llenado de memoria intermedia de decodificador inicial (también en bits) que tiene que estar presente antes de que el decodificador inicie la eliminación de bits de la memoria intermedia. F es al menos tan grande como la cantidad de datos codificados que representa la trama inicial. Dejando a un lado el tiempo de procesamiento, que de acuerdo con el presente ejemplo puede considerarse instantáneo, F y R determinan el retardo D inicial o de puesta en marcha, donde $D = F/R$ segundos.

Por lo tanto, en un modelo de contador dinámico, los bits entran en la memoria 208 intermedia de decodificador a una velocidad R hasta que el nivel de llenado es F (es decir, durante D segundos) y, a continuación, se eliminan los bits necesarios para la primera trama b_0 (instantáneamente en el presente ejemplo). Los bits siguen entrando en la memoria intermedia a una velocidad R, y el decodificador elimina b_1, b_2, \dots, b_{n-1} bits para las siguientes tramas en algunos instantes de tiempo determinados, habitualmente (pero no necesariamente) cada $1/M$ segundos, donde M es la velocidad de tramas del vídeo.

La figura 3 es una gráfica que ilustra el nivel de llenado de memoria intermedia de decodificador a lo largo del tiempo para un flujo de bits que está contenido en un contador dinámico de parámetros (R, B, F), como se ha descrito anteriormente, en el que el número de bits para la i-ésima trama es b_i . En la figura 3, las tramas de vídeo codificadas se eliminan de la memoria intermedia (habitualmente de acuerdo con la velocidad de tramas de vídeo), como se muestra por las caídas en el nivel de llenado de memoria intermedia. Más específicamente, B_i deja de ser el nivel de llenado de memoria intermedia de decodificador inmediatamente antes de eliminar b_i bits en el tiempo t_i . Un modelo de contador dinámico genérico opera de acuerdo con las siguientes ecuaciones:

$$B_0 = F$$

$$B_{i+1} = \min (B, B_i - b_i + R(t_{i+1} - t_i)), \quad i = 0, 1, 2, \dots$$

Habitualmente, $t_{i+1} - t_i = 1/M$ segundos, donde M es la velocidad de tramas (en tramas/segundo) para el flujo de bits.

Un modelo de contador dinámico con parámetros (R, B, F) contiene un flujo de bits, si no hay un subdesbordamiento

de la memoria 208 intermedia de decodificador (figura 2). Debido a que los niveles de llenado de memoria intermedia de codificador y de decodificador son complementarios entre sí, esto es equivalente a la ausencia de sobredesbordamiento de la memoria 204 intermedia de codificador. Sin embargo, se permite que la memoria 204 intermedia de codificador (el contador dinámico) llegue a vaciarse, o de manera equivalente, que la memoria 208 intermedia de decodificador pueda llegar a llenarse, momento en el que no se transmiten más bits desde la memoria 204 intermedia de codificador a la memoria 208 intermedia de decodificador. De este modo, la memoria 208 intermedia de decodificador deja de recibir bits cuando está llena, que es por lo que se usa el operador min en la segunda ecuación anterior. Debido a que son complementarias, una memoria 208 intermedia de decodificador llena significa que la memoria 204 intermedia de codificador está vacía, tal como se describe a continuación con respecto a los flujos de velocidad de bits variable (VBR).

Obsérvese que un flujo de vídeo determinado puede estar contenido en diversas configuraciones de contador dinámico. Por ejemplo, si un flujo de vídeo está contenido en un contador dinámico con parámetros (R, B, F), también estará contenido en un contador dinámico con una memoria (R, B', F) intermedia más grande, donde B' es mayor que B, o en un contador dinámico con una velocidad (R', B, F) de transmisión pico más alta, donde R' es mayor que R. Además, para cualquier velocidad R' de bits, hay un tamaño de memoria intermedia que contendrá el flujo de bits de vídeo (limitado en el tiempo). En el peor de los casos, es decir, R' se aproxima a cero, el tamaño de memoria intermedia tendrá que ser tan grande como el propio flujo de bits. En otras palabras, un flujo de bits de vídeo puede transmitirse a cualquier velocidad (independientemente de la velocidad de bits media del clip) siempre que el tamaño de memoria intermedia sea lo suficientemente grande.

La figura 4 es una gráfica del tamaño B_{min} de memoria intermedia mínimo frente a la velocidad R_{min} de bits pico para un flujo de bits determinado, que usa la segunda ecuación anterior, donde el nivel de llenado de memoria intermedia inicial deseada se establece en una fracción constante del tamaño de memoria intermedia total. La curva de la figura 4 indica que con el fin de transmitir el flujo a una velocidad r de bits pico, el decodificador necesita una memoria intermedia de al menos $B_{min}(r)$ bits. Además, como se entiende a partir de la gráfica, las velocidades pico más altas requieren tamaños de memoria intermedia más pequeños y, por lo tanto, retardos de memoria intermedia de puesta en marcha más cortos. Como alternativa, la gráfica indica que si el tamaño de la memoria intermedia de decodificador es b, la velocidad pico mínima requerida para transmitir el flujo de bits es la $R_{min}(b)$ asociada. Además, la curva de pares (R_{min} , B_{min}) para cualquier flujo de bits (tal como el de la figura 4) es lineal por tramos y convexa.

De acuerdo con un aspecto de la presente invención, si al menos dos puntos de la curva se proporcionan por el codificador 202 mejorado, el decodificador 210 de referencia generalizado puede seleccionar un punto, o interpolar linealmente entre los puntos, o extrapolar los puntos para llegar a algunos puntos (R_{interp} , B_{interp}) que son ligeramente, pero con seguridad, más grandes que (R_{min} , B_{min}). Como una consecuencia importante, el tamaño de memoria intermedia puede reducirse de manera segura, en muchos casos en aproximadamente un orden de magnitud en relación con un único contador dinámico que contiene el flujo de bits a su velocidad media, por lo que el retardo se reduce igualmente. Como alternativa, para el mismo retardo, la velocidad de transmisión pico puede reducirse en un factor de (posiblemente) cuatro, o la relación de señal a ruido (SNR) mejorarse (posiblemente) en varios dB.

Con este fin, se mejora el codificador 202 disponiéndolo para generar al menos dos conjuntos de parámetros 214 de contador dinámico, por ejemplo, (R_1 , B_1 , F_1), (R_2 , B_2 , F_2), ..., (R_N , B_N , F_N), que corresponde a al menos dos puntos en la curva de velocidad-memoria intermedia que son útiles (por ejemplo, están razonablemente separados con respecto al intervalo de R y/o B) para el clip de vídeo o de imagen determinado. A continuación, el codificador 202 mejorado proporciona estos conjuntos de parámetros de contador dinámico, junto con el número N de los mismos, al decodificador 210 de referencia generalizado, tal como insertándolos en una cabecera de flujo inicial, o, como alternativa, de alguna manera fuera de banda. Obsérvese que incluso para un N relativamente grande, (por ejemplo, docenas de contadores, mientras que de dos a cuatro sería normalmente suficiente para representar razonablemente una curva R-B), la cantidad de bits adicionales necesarios para proporcionar esta información (por ejemplo, un bit para N, además de ocho bits por modelo de contador dinámico, o conjunto de parámetros) es insignificante cuando se compara con los datos de vídeo o de imagen habituales.

Además, obsérvese que a velocidades de bit más altas, el creador de contenido puede decidir especificar diferentes modelos de contador dinámico en diferentes momentos en el flujo de bits, lo que es útil siempre que falla una conexión durante la transmisión y se reinicia en el centro de un flujo de bits. Por ejemplo, los modelos de contador dinámico pueden proporcionarse durante intervalos de quince minutos, de tal manera que el decodificador puede cambiar sus condiciones operativas (por ejemplo, el tamaño de memoria intermedia o la velocidad) mediante una re-selección, una re-interpolación o una re-extrapolación, según se desee, en los momentos apropiados.

El valor deseado de N puede seleccionarse por el codificador, (teniendo en cuenta que si $N = 1$, el decodificador 210 generalizado extrapolará puntos como un verificador de memoria intermedia de vídeo MPEG). El codificador puede elegir pre-seleccionar los valores de contador dinámico y codificar el flujo de bits con un control de velocidad que garantiza que se cumplan las limitaciones del contador dinámico, codificar el flujo de bits y, a continuación, usar la ecuación descrita anteriormente para calcular los conjuntos de parámetros de contador dinámico que contienen el flujo de bits a N valores diferentes de R, o hacer ambas cosas. El primer enfoque puede aplicarse a una transmisión en directo o bajo demanda, mientras que los otros se aplican bajo demanda.

De acuerdo con la presente invención, una vez recibido en el decodificador 210 de referencia generalizado, el decodificador 210 puede determinar qué contador dinámico desea usar, conociendo la velocidad de bits pico disponible en el mismo y/o su tamaño de memoria intermedia física. Como alternativa, el decodificador 210 de referencia generalizado puede interpolar linealmente entre, o extrapolar linealmente a partir de, estos puntos para encontrar un conjunto adecuado de parámetros para una configuración determinada. La figura 5 muestra dos conjuntos de parámetros de contador dinámico y sus valores (R, B) interpolados linealmente. Por referencia, la curva R-B calculada se representa como la línea discontinua fina, mientras que los valores R y B proporcionados en los modelos (R_x, B_x) y (R_y, B_y) de contador dinámico están representados por asteriscos. La línea continua de (R_x, B_x) a (R_y, B_y) representa los valores interpolados. Cualquier emparejamiento R o B elegido en esta línea continua mantendrá adecuadamente (por ejemplo, sin sobredesbordamiento ni subdesbordamiento) la memoria 208 intermedia de decodificador. Los parámetros de contador dinámico también pueden extrapolarse a partir de estos puntos, representados por las líneas discontinuas gruesas de la figura 5 y, de nuevo, cualquier emparejamiento R o B elegido en esta línea continua mantendrá adecuadamente la memoria 208 intermedia de decodificador.

El tamaño B de memoria intermedia interpolado entre los puntos k y k+1 sigue la línea recta:

$$B = \frac{R - R_k}{R_{k+1} - R_k} B_k + \frac{R_{k+1} - R}{R_{k+1} - R_k} B_{k+1}$$

donde $R_k < R < R_{k+1}$.

Del mismo modo, el nivel F de llenado de memoria intermedia de decodificador inicial puede interpolarse linealmente:

$$F = \frac{R - R_k}{R_{k+1} - R_k} F_k + \frac{R_{k+1} - R}{R_{k+1} - R_k} F_{k+1}$$

donde $R_k < R < R_{k+1}$.

Se garantiza que el contador dinámico resultante con los parámetros (R, B, F) contiene el flujo de bits, debido a que, (como es matemáticamente demostrable) el tamaño B_{min} de memoria intermedia mínimo es convexo tanto en R como en F, es decir, el tamaño B_{min} de memoria intermedia mínimo correspondiente a cualquier combinación convexa (R, F) = a (R_k, F_k) + (1-a) (R_{k+1}, F_{k+1}), 0 < a < 1, es menor que o igual a B = aB_k + (1-a) B_{k+1}.

Como se ha descrito anteriormente, cuando R es mayor que R_N, el contador (R, B_N, F_N) dinámico también contendrá el flujo de bits, por lo que B_N y F_N son el tamaño de memoria intermedia y el nivel de llenado de memoria intermedia de decodificador inicial recomendados cuando $R \geq R_N$. Si R es menor que R₁, puede usarse el límite superior $B = B_1 + (R_1 - R) T$, donde T es la duración del flujo en segundos. Estos valores (R, B) pueden extrapolarse fuera del intervalo de los N puntos.

Cabe señalar que el decodificador no necesita seleccionar, interpolar o extrapolar los parámetros de contador dinámico, sino que otra entidad puede seleccionar los parámetros para enviar un único conjunto al decodificador que, a continuación, usará ese conjunto. Por ejemplo, dada una cierta información, tal como los requisitos de un decodificador, un servidor puede determinar (a través de selección, interpolación o extrapolación) un conjunto adecuado de parámetros de contador dinámico para enviar a un decodificador y, a continuación, el decodificador puede decodificar usando solo un único conjunto de parámetros. Un proxy para el servidor o el decodificador también podría hacer la selección, interpolación o extrapolación de la información de contador dinámico, sin que el decodificador haya visto más de un contador dinámico. En otras palabras, en lugar de que decida el decodificador, puede decidir el servidor, posiblemente con el servidor y el decodificador cliente negociando los parámetros. Sin embargo, en general, y de acuerdo con la presente invención, tiene lugar alguna determinación de un modelo de contador dinámico adecuado, o por adelantado o dinámicamente, sobre la base de al menos dos modelos de contador dinámico.

Los valores de la curva R-B para un flujo de bits determinado pueden calcularse a partir de los tiempos en los que se producen los valores de nivel de llenado más alto y más bajo en la representación gráfica de memoria intermedia de decodificador, tales como los ilustrados en la figura 3. Más específicamente, se consideran dos tiempos (t_M, t_m) de los valores más alto y más bajo del nivel de llenado de memoria intermedia de decodificador, respectivamente, para un flujo de bits contenido en un contador dinámico de los parámetros (R, B, F). Los valores más alto y más bajo del nivel de llenado pueden alcanzarse en varias ocasiones, pero se considera el par (t_M, t_m) de los valores más grandes, de tal manera que t_M < t_m. Suponiendo que el contador dinámico se calcula correctamente, B es el tamaño de memoria intermedia mínimo que contiene el flujo de bits para los valores R, F, entonces

$$B = \sum_{t=t_M}^{t=t_m} \left(b(t) - \frac{R}{M} \right) = \sum_{t=t_M}^{t=t_m} b(t) - n \frac{R}{M} = -n \frac{R}{M} + c$$

donde $b(t)$ es el número de bits para la trama en el tiempo t y M es la velocidad de tramas en tramas/segundo. En esta ecuación, n es el número de tramas entre los tiempos t_M y t_m , y c es la suma de los bits para dichas tramas.

- 5 Esta ecuación puede interpretarse como un punto en una línea $B(r)$ recta, donde $r = R$ y $-n/M$ es la pendiente de la línea. Hay un intervalo de velocidades de bits $r \in [R-r_1, R+r_2]$ de tal manera que el par más grande de valores t_M y t_m seguirá siendo el mismo, por lo que la ecuación anterior corresponde a una línea recta que define el tamaño B de memoria intermedia mínimo asociado con la velocidad r de bits. Si la velocidad r de bits está fuera del intervalo anterior, cambiará al menos uno de los valores t_M y/o t_m , por lo que si $r > R+r_2$, la distancia de tiempo entre t_M y t_m será menor y el valor de n en la nueva línea recta que define $B(r)$ también será menor, y la pendiente de la línea respectiva será mayor (menos negativa). Si $r < R-r_1$, la distancia de tiempo entre t_M y t_m será mayor y el valor de n en la línea recta que define $B(r)$ también será mayor. La pendiente de la línea será entonces menor (más negativa).

10 Los valores de los pares (t_M, t_m) para un intervalo de velocidades de bits (o los valores asociados de n) y algunos valores de c (al menos uno para un par determinado) pueden almacenarse en la cabecera de un flujo de bits y, por lo tanto, la curva $B(r)$ lineal por tramos podría obtenerse usando la ecuación anterior. Además, esta ecuación puede usarse para simplificar el cálculo de los parámetros del modelo de contador dinámico después de que un codificador haya generado un flujo de bits.

15 Durante el ensayo, se produjo el flujo de bits de la figura 5, que arroja una velocidad de bits media de 797 Kbps. Como se muestra, en general, en la figura 5, a una velocidad de transmisión constante de 797 Kbps, el decodificador necesitaría un tamaño de memoria intermedia de aproximadamente 18.000 Kbit (R_x, B_x). Con un nivel de llenado de memoria intermedia de decodificador inicial igual a 18.000 Kbit, el retardo de puesta en marcha sería de aproximadamente 22,5 segundos. Por lo tanto, esta codificación (producida sin un control de velocidad) desplaza los bits hasta 22,5 segundos con el fin de lograr la mejor calidad esencialmente posible para su longitud codificada total.

20 La figura 5 también muestra que a una velocidad de transmisión pico de 2.500 Kbps (por ejemplo, la parte de velocidad de bits de vídeo de un CD 2x), el decodificador necesitaría un tamaño de memoria intermedia de solo 2.272 Kbit, (R_y, B_y), lo que es razonable para un dispositivo de soporte físico de consumo. Con un nivel de llenado de memoria intermedia inicial igual a 2.272 Kbit, el retardo de puesta en marcha sería solo de aproximadamente 0,9 segundos.

25 Por lo tanto, para esta codificación, habitualmente pueden ser útiles dos modelos de contador dinámico, por ejemplo, ($R = 797$ Kbps, $B = 18.000$ Kbit, $F = 18.000$ Kbit) y ($R = 2.500$ Kbps, $B = 2.272$ Kbit, $F = 2.272$ Kbit). Este primer conjunto de parámetros de contador dinámico permitiría la transmisión del vídeo a través de un canal de velocidad de bits constante, con un retardo de aproximadamente 22,5 segundos. Aunque este retardo puede ser demasiado grande para muchos escenarios, es probable que sea aceptable, por ejemplo, para la reproducción directa de películas por Internet. El segundo conjunto de parámetros de contador dinámico permitiría la transmisión del vídeo a través de una red compartida con una velocidad pico de 2.500 Kbps, o permitiría la reproducción local de un CD 2x, con un retardo de aproximadamente 0,9 segundos. Este retardo menor de un segundo es aceptable para la reproducción de acceso aleatorio con una funcionalidad similar a una VCR (videgrabadora).

30 Los beneficios son evidentes si se tiene en cuenta lo que ocurre cuando solo se especifica el primer contador dinámico en el flujo de bits, pero no el segundo. En tal caso, aun cuando se reproduce a través de un canal con una velocidad de bits pico de 2.500 Kbps, el decodificador usaría una memoria intermedia de 18.000 Kbit de tamaño y, por lo tanto, el retardo sería de $F/R = 18.000 \text{ Kbit} / 2.500 \text{ Kbps} = 7,2$ segundos. Como puede apreciarse, este retardo es inaceptable para una reproducción de acceso aleatorio, tal como con una funcionalidad similar a una VCR. Sin embargo, si se especifica adicionalmente el segundo contador dinámico, entonces, a una velocidad de 2.500 Kbps, el tamaño de memoria intermedia cae a 2.272 Kbit y el retardo cae a 0,9 segundos, como se ha descrito anteriormente.

35 Por otra parte, si solo se ha especificado el segundo contador dinámico, pero no el primero, entonces, a una velocidad de transmisión constante de 797 Kbps, incluso un decodificador inteligente se vería obligado a usar una memoria intermedia que fuera mucho más grande de lo necesario, para garantizar que no se sobredesbordara la memoria intermedia, es decir, $B' = B + (R - R') T = 2.272 \text{ Kbit} + (2.500 \text{ Kbps} - 797 \text{ Kbps}) \times 130 \text{ segundos} = 223.662$ Kbit. Incluso si esta gran cantidad de memoria está disponible en un dispositivo determinado, esta corresponde a un retardo inicial de 281 segundos, o casi cinco minutos, lo que está lejos de ser aceptable. Sin embargo, si también se especifica el primer contador dinámico, entonces, a una velocidad de 797 Kbps, el tamaño de memoria intermedia cae a 18.000 Kbit y el retardo cae a 22,5 segundos, como se ha descrito anteriormente.

40 Además, cuando se especifican ambos contadores dinámicos, entonces, el decodificador puede interpolar linealmente entre los mismos (usando las fórmulas de interpolación anteriores), para cualquier velocidad R de bits

entre 797 Kbps y 2.500 Kbps, logrando de este modo un tamaño de memoria intermedia y un retardo casi mínimos a cualquier velocidad determinada. La extrapolación (representada en la figura 5 por la línea discontinua gruesa) también es más eficiente tanto por debajo de 797 Kbps como por encima de 2.500 Kbps, en comparación con la extrapolación con un único contador dinámico en cualquier lugar entre 797 Kbps y 2.500 Kbps, ambos inclusive.

- 5 Como se demuestra con el ejemplo anterior, incluso solo dos conjuntos de parámetros de contador dinámico pueden proporcionar un orden de reducción de magnitud en el tamaño de memoria intermedia (por ejemplo, de 223.662 a 18.000 Kbit en un caso, y de 18.000 a 2.272 Kbit en otro), y un orden de reducción de magnitud en el retardo (por ejemplo, de 281 a 22,5 segundos en un caso y de 7,2 a 0,9 segundos en otro) a una velocidad de transmisión pico determinada.
- 10 Como alternativa, también es posible reducir la velocidad de transmisión pico para un tamaño de memoria intermedia de decodificador determinado. De hecho, como se desprende de la figura 5, si la curva R-B puede obtenerse interpolando y/o extrapolando múltiples contadores dinámicos, entonces es posible para un decodificador con un tamaño de memoria intermedia física fijo elegir la velocidad de transmisión pico mínima necesaria para decodificar de manera segura el flujo de bits sin el subdesbordamiento de la memoria intermedia de decodificador.
- 15 Por ejemplo, si el decodificador tiene una memoria intermedia fija de 18.000 Kbit de tamaño, entonces la velocidad de transmisión pico para la codificación puede ser tan baja como 797 Kbps. Sin embargo, si solo se especifica el segundo contador dinámico, pero no el primero, entonces el decodificador puede reducir la velocidad de bits a no menos de $R' = R - (B' - B)/T = 2.500 \text{ Kbps} - (18.000 \text{ Kbit} - 2.272 \text{ Kbit})/130 \text{ segundos} = 2.379 \text{ Kbps}$. En este caso, en comparación con el uso de un único contador dinámico, usar solamente dos contadores dinámicos reduce la
- 20 velocidad de transmisión pico en un factor de cuatro, para el mismo tamaño de memoria intermedia de decodificador.

Tener múltiples parámetros de contador dinámico también puede mejorar la calidad del vídeo reconstruido, a la misma velocidad media de codificación. Considérese la situación en la que ambos contadores dinámicos están disponibles para la codificación. Como se ha descrito anteriormente, con esta información en el decodificador, es posible reproducir la codificación con un retardo de 22,5 segundos si la velocidad de transmisión pico es de 797 Kbps, y con un retardo de 0,9 segundos si la velocidad de transmisión pico es de 2.500 Kbps.

25 Sin embargo, si el segundo contador dinámico no está disponible, entonces el retardo aumenta de 0,9 a 7,2 segundos a 2.500 Kbps. Una manera de reducir de nuevo el retardo a 0,9 segundos sin el beneficio del segundo contador dinámico es volver a codificar el clip con un control de velocidad, reduciendo el tamaño de memoria intermedia (del primer contador dinámico) de 18.000 Kbit a $(0,9 \text{ segundos}) \times (2.500 \text{ Kbps}) = 2.250 \text{ Kbit}$. Esto garantizaría que el retardo es solo de 0,9 segundos si la velocidad de transmisión pico es de 2.500 Kbps, aunque el retardo a 797 Kbps también disminuiría, de 22,5 a 2,8 segundos. Sin embargo, como consecuencia, la calidad (SNR) también disminuiría en una cantidad estimada de varios dB, especialmente para un clip con un gran intervalo dinámico.

30 Por lo tanto, la especificación de un segundo contador dinámico puede aumentar la SNR posiblemente en varios dB, sin ningún cambio en la velocidad de bits media, a excepción de la cantidad insignificante de bits adicionales por clip para especificar el segundo contador dinámico. Este aumento de la SNR será visible en la reproducción para cada velocidad de transmisión pico.

35 Los beneficios de la especificación de múltiples contadores dinámicos para el decodificador de referencia generalizado se logran cuando se transmite una sola codificación a través de canales con diferentes velocidades pico, o a dispositivos con diferentes tamaños de memoria intermedia física. Sin embargo, en la práctica esto se está volviendo cada vez más habitual. Por ejemplo, el contenido que se codifica fuera de línea y se almacena en un disco a menudo se reproduce localmente, así como se reproduce de manera directa a través de redes con diferentes velocidades pico. Incluso para una reproducción local, las diferentes velocidades de unidades (por ejemplo, 1xCD a 8xDVD) influyen en la velocidad de transferencia pico. Además, las velocidades de transmisión pico a través de conexiones de red también varían drásticamente de acuerdo con la velocidad del enlace limitante, que habitualmente está cerca del usuario final (por ejemplo, 100 o 10 base-T Ethernet, T1, DSL, ISDN, módems, y así sucesivamente). Las capacidades de memoria intermedia de los dispositivos de reproducción también varían significativamente, desde los ordenadores de sobremesa con gigabits de espacio de memoria intermedia a pequeños dispositivos electrónicos de consumo con un espacio de memoria intermedia que es menor en varios órdenes de magnitud. Los múltiples contadores dinámicos y el decodificador de referencia generalizado propuesto de la presente invención hacen posible que el mismo flujo de bits se transmita a través de una diversidad de canales con el mínimo retardo de puesta en marcha, los mínimos requisitos de memoria intermedia de decodificador, y la máxima calidad posible. Esto se aplica no solo a un vídeo que se codifica fuera de línea, sino también a un vídeo en

40 directo que se transmite de manera simultánea a través de diferentes canales a diferentes dispositivos. En resumen, el decodificador de referencia generalizado propuesto añade una flexibilidad significativa a los flujos de bits existentes.

45 Como puede verse a partir de la descripción detallada anterior, se proporciona un decodificador de referencia generalizado mejorado en relación con los de las normas anteriores. El decodificador de referencia generalizado solo requiere una pequeña cantidad de información del codificador (por ejemplo, en la cabecera del flujo de bits)

para proporcionar una flexibilidad mucho mayor para la entrega del flujo de bits a través de redes contemporáneas en las que el ancho de banda es un ancho de banda variable y/o los terminales tienen una diversidad de capacidades de velocidad de bits y de memoria intermedia. El decodificador de referencia de la presente invención permite estos nuevos escenarios, a la vez que reduce el retardo de transmisión a un mínimo para el ancho de banda disponible y, además, reduce prácticamente al mínimo los requisitos de velocidad de bits de canal para la entrega a dispositivos con unas limitaciones de tamaño de memoria intermedia física determinadas.

La siguiente es una lista de ejemplos adicionales de la invención:

Realización 1: Un procedimiento implementado por ordenador, que comprende:
usar al menos dos de los conjuntos de parámetros que comprenden los datos de velocidad y los datos de tamaño de memoria intermedia para determinar una condición operativa seleccionando:

- 1) un tamaño de memoria intermedia basado en los datos de velocidad; o 2) una velocidad basada en el tamaño de memoria intermedia; y
- en un decodificador de señales variables en el tiempo, mantener los datos codificados en una memoria intermedia de acuerdo con la condición operativa y decodificar los datos codificados de la memoria intermedia.

Realización 2: El procedimiento de la realización 1 que comprende, además, recibir los al menos dos conjuntos de parámetros en el decodificador de señales variables en el tiempo, en el que el decodificador de señales variables en el tiempo determina la condición operativa.

Realización 3: El procedimiento de la realización 2, en el que cada conjunto de parámetros también incluye los datos de nivel de llenado recibidos en el decodificador de señales variables en el tiempo.

Realización 4: El procedimiento de la realización 2, en el que los al menos dos conjuntos de parámetros se determinan por un codificador.

Realización 5: El procedimiento de la realización 4, en el que los al menos dos conjuntos de parámetros se reciben en una cabecera de flujo junto con la información que indica un número total de los conjuntos.

Realización 6: El procedimiento de la realización 1, en el que usar al menos dos de los conjuntos de parámetros para determinar una condición operativa incluye seleccionar uno de los conjuntos.

Realización 6: El procedimiento de la realización 1, en el que usar al menos dos de los conjuntos de parámetros para determinar una condición operativa incluye seleccionar uno de los conjuntos.

Realización 7: El procedimiento de la realización 1, en el que usar al menos dos de los conjuntos de parámetros para determinar una condición operativa incluye la interpolación entre los puntos de datos en al menos dos de los conjuntos.

Realización 8: El procedimiento de la realización 1, en el que usar al menos dos de los conjuntos de parámetros para determinar una condición operativa incluye la extrapolación de los puntos de datos en al menos dos de los conjuntos.

Realización 9: El procedimiento de la realización 1, en el que seleccionar un tamaño de memoria intermedia basándose en los datos de velocidad comprende determinar un tamaño de memoria intermedia que se acercará a un retardo de carga mínimo.

Realización 10: El procedimiento de la realización 1, en el que seleccionar una velocidad basándose en el tamaño de memoria intermedia comprende determinar una velocidad de transmisión pico mínima requerida basándose en el tamaño de memoria intermedia.

Realización 11: El procedimiento de la realización 1, en el que la condición operativa cambia al menos una vez durante la comunicación de los datos codificados a la memoria intermedia.

Realización 12: Un procedimiento implementado por ordenador, que comprende:

en un decodificador de señales variables en el tiempo, recibir al menos dos conjuntos de parámetros que comprenden datos de velocidad y de tamaño de memoria intermedia;
usar al menos dos de los conjuntos de parámetros para determinar una condición operativa seleccionando:

- 1) un tamaño de memoria intermedia basado en los datos de velocidad; o 2) una velocidad basada en el tamaño de memoria intermedia;
- mantener los datos codificados en una memoria intermedia de acuerdo con la condición operativa; y
- decodificar los datos codificados de la memoria intermedia.

Realización 13: El procedimiento de la realización 12, que comprende, además, proporcionar los datos de nivel

de llenado al decodificador de señales variables en el tiempo.

Realización 14: El procedimiento de la realización 12, que comprende, además, determinar los al menos dos conjuntos de parámetros y proporcionárselos al decodificador de señales variables en el tiempo.

5 Realización 15: El procedimiento de la realización 14, en el que los al menos dos conjuntos de parámetros se determinan mediante un codificador.

Realización 16: El procedimiento de la realización 15, en el que los al menos dos conjuntos de parámetros se reciben en una cabecera de flujo junto con la información que indica un número total de los conjuntos.

Realización 17: El procedimiento de la realización 12, en el que usar al menos dos de los conjuntos de parámetros para determinar una condición operativa incluye la selección de uno de los conjuntos.

10 Realización 18: El procedimiento de la realización 12, en el que usar al menos dos de los conjuntos de parámetros para determinar una condición operativa incluye la interpolación entre los puntos de datos en al menos dos de los conjuntos.

15 Realización 19: El procedimiento de la realización 12, en el que usar al menos dos de los conjuntos de parámetros para determinar una condición operativa incluye la extrapolación de puntos de datos en al menos dos de los conjuntos.

Realización 20: El procedimiento de la realización 12, en el que seleccionar un tamaño de memoria intermedia basándose en los datos de velocidad comprende determinar un tamaño de memoria intermedia que se acercará a un retardo de carga mínimo.

20 Realización 21: El procedimiento de la realización 12, en el que seleccionar una velocidad basándose en el tamaño de memoria intermedia comprende determinar una velocidad de transmisión pico mínima requerida basándose en el tamaño de memoria intermedia.

Realización 22: El procedimiento de la realización 12, en el que la condición operativa cambia al menos una vez durante la comunicación de los datos codificados a la memoria intermedia.

Realización 23: Un sistema para proporcionar señales variables en el tiempo, que comprende:

25 un codificador que proporciona señales variables en el tiempo;

una memoria intermedia de codificador y una memoria intermedia de decodificador que mantienen las señales variables en el tiempo, estando la memoria intermedia de codificador conectada a la memoria intermedia de decodificador por un medio de transmisión;

un decodificador que elimina las señales variables en el tiempo del decodificador; y

30 un primer mecanismo que determina al menos dos de los conjuntos de parámetros que comprenden los datos de velocidad y los datos de tamaño de memoria intermedia para mantener la memoria intermedia de decodificador de tal manera que no se sobredesborde ni se subdesborde, y

35 un segundo mecanismo que determina un tamaño de la memoria intermedia de decodificador basándose en los datos de velocidad, o determina una velocidad de datos de transferencia desde la memoria intermedia de codificador a la memoria intermedia de decodificador basándose en los datos de tamaño de memoria intermedia.

Realización 24: El sistema de la realización 23, en el que el primer mecanismo que determina al menos dos de los conjuntos de parámetros se incorpora en el codificador.

40 Realización 25: El sistema de la realización 23, en el que el segundo mecanismo se incorpora en el decodificador.

Realización 26: El sistema de la realización 23, en el que el primer mecanismo que determina al menos dos de los conjuntos de parámetros se incorpora en el codificador, el segundo mecanismo se incorpora en el decodificador, y en el que el codificador comunica los conjuntos de parámetros al decodificador.

45 Realización 27: El sistema de la realización 26, en el que el codificador comunica los conjuntos de parámetros al decodificador a través de una cabecera de flujo.

Realización 28: El sistema de la realización 26, en el que el codificador identifica un número total de los conjuntos de parámetros.

Realización 29: El sistema de la realización 23, en el que cada conjunto de parámetros también incluye los datos de nivel de llenado recibidos en el decodificador.

Realización 30: El sistema de la realización 23, en el que el segundo mecanismo determina el tamaño de la memoria intermedia de decodificador basándose en los datos de velocidad, o determina la velocidad de los datos de transferencia, seleccionando uno de los conjuntos.

5 Realización 31: El sistema de la realización 23, en el que el segundo mecanismo determina el tamaño de la memoria intermedia de decodificador basándose en los datos de velocidad, o determina la velocidad de los datos de transferencia, mediante la interpolación entre puntos de datos en al menos dos de los conjuntos.

Realización 32: El sistema de la realización 23, en el que el segundo mecanismo determina el tamaño de la memoria intermedia de decodificador basándose en los datos de velocidad, o determina la velocidad de los datos de transferencia, mediante la extrapolación de puntos de datos en al menos dos de los conjuntos.

10 Realización 33: El sistema de la realización 23, en el que el segundo mecanismo determina el tamaño de la memoria intermedia de decodificador determinando un tamaño de memoria intermedia que se acercará a un retardo de carga mínimo.

15 Realización 34: El sistema de la realización 23, en el que el segundo mecanismo determina los datos de velocidad mediante la determinación de una velocidad de transmisión pico mínima requerida que corresponde a un tamaño de memoria intermedia predeterminado.

Realización 35: El sistema de la realización 23, en el que el segundo mecanismo determina un nuevo tamaño de la memoria intermedia de decodificador basándose en los datos de velocidad y la información de tiempo.

20 Realización 36: El sistema de la realización 23, en el que el segundo mecanismo determina una nueva velocidad de datos de transferencia basándose en el tamaño de memoria intermedia, el tamaño de datos y la información de tiempo.

REIVINDICACIONES

1. Un procedimiento implementado por ordenador de decodificación de vídeo con un decodificador, comprendiendo el procedimiento:
 - 5 en el decodificador, recibir un flujo de bits de datos codificados para un clip de vídeo determinado generado por un codificador (202), en el que se proporcionan N conjuntos de parámetros (214) para el flujo de bits de datos codificados para el clip de vídeo determinado, en el que N es mayor que o igual a 2, en el que cada uno de los N conjuntos de parámetros (214) comprende un parámetro de velocidad y un parámetro de tamaño de memoria intermedia de decodificador, en el que cada uno de los N conjuntos de parámetros (214) caracteriza un modelo de contador dinámico de un decodificador (210) de referencia para el flujo de bits de datos codificados para el clip de vídeo determinado, estando además el modelo de contador dinámico para cada uno de los N conjuntos de parámetros (214) **caracterizado por** un nivel de llenado de memoria intermedia de decodificador inicial o un retardo de memoria intermedia inicial;
 - 10 en el decodificador, recibir información que indica cuántos conjuntos de parámetros se proporcionan para el flujo de bits de datos codificados para el clip de vídeo determinado; y
 - 15 en el decodificador, decodificar los datos codificados para el clip de vídeo determinado, en el que los N conjuntos de parámetros (214) están disponibles para su uso en la determinación de una condición operativa, y en el que la condición operativa es la velocidad pico mínima o el tamaño de memoria intermedia de decodificador mínimo para la decodificación de los datos codificados para el clip de vídeo determinado.
2. El procedimiento de la reivindicación 1, que comprende además:
 - 20 recibir N conjuntos diferentes de parámetros proporcionados para el flujo de bits de datos codificados para el clip de vídeo determinado, en el que los N conjuntos diferentes están disponibles para su uso en la re-determinación de la condición operativa.
3. El procedimiento de la reivindicación 1, en el que los N conjuntos de parámetros se proporcionan fuera de banda.
4. El procedimiento de la reivindicación 1, en el que los N conjuntos de parámetros están en una cabecera de flujo del flujo de bits en el que se han insertado los N conjuntos de parámetros.
5. El procedimiento de la reivindicación 1, que comprende además la determinación de la condición operativa.
6. El procedimiento de la reivindicación 5, en el que la determinación comprende seleccionar un parámetro de uno de los N conjuntos de parámetros.
7. El procedimiento de la reivindicación 5, en el que la determinación comprende la interpolación entre los parámetros de dos de los N conjuntos de parámetros.
8. El procedimiento de la reivindicación 5, en el que la determinación comprende la extrapolación de un parámetro de uno de los N conjuntos de parámetros.
9. El procedimiento de la reivindicación 5, en el que la determinación comprende determinar la velocidad pico mínima a partir de uno o más de los parámetros de tamaño de memoria intermedia de decodificador de los N conjuntos de parámetros.
10. El procedimiento de la reivindicación 5, en el que la determinación comprende determinar el tamaño de memoria intermedia de decodificador a partir de uno o más de los parámetros de velocidad de los N conjuntos de parámetros.
11. El procedimiento de la reivindicación 1, en el que los N conjuntos de parámetros se proporcionan en una cabecera de flujo para el flujo de bits de datos codificados para el clip de vídeo determinado.
12. El procedimiento de una cualquiera de las reivindicaciones 1 a 11, en el que cada uno de los N conjuntos de parámetros representa un punto diferente a lo largo de una curva de velocidad-tamaño de memoria intermedia de decodificador para el flujo de bits de datos codificados para el clip de vídeo determinado.
13. El procedimiento de una cualquiera de las reivindicaciones 1 a 11, en el que el parámetro de tamaño de memoria intermedia de decodificador para cada uno de los N conjuntos de parámetros es diferente.
14. El procedimiento de una cualquiera de las reivindicaciones 1 a 11, en el que el parámetro de velocidad para cada uno de los N conjuntos de parámetros es diferente.
15. El procedimiento de una cualquiera de las reivindicaciones 1 a 11, en el que la velocidad pico mínima corresponde a una velocidad de accionamiento para una unidad de disco durante la decodificación de los datos codificados.
16. El procedimiento de una cualquiera de las reivindicaciones 1 a 11, en el que la velocidad de pico mínima corresponde a una velocidad de transmisión para una conexión de red durante la decodificación de los datos

codificados.

17. El procedimiento de una cualquiera de las reivindicaciones 1 a 11, en el que la decodificación de los datos codificados se produce durante la transmisión de vídeo en directo del flujo de bits de datos codificados para el clip de vídeo determinado.
- 5 18. El procedimiento de una cualquiera de las reivindicaciones 1 a 11, en el que la decodificación de los datos codificados se produce durante la transmisión a demanda para el clip de vídeo determinado.
19. Un medio legible por ordenador que almacena instrucciones ejecutables por ordenador para hacer que un sistema informático programado de este modo realice el procedimiento de una cualquiera de las reivindicaciones 1 a 18.
- 10 20. Un dispositivo que comprende:
una memoria intermedia para recibir un flujo de bits de datos codificados para un clip de vídeo determinado generado por un codificador (202); y
un decodificador adaptado para decodificar los datos codificados, en el que:
15 el decodificador está adaptado además para recibir un parámetro de número N que indica cuántos conjuntos de parámetros (214) se señalizan para el flujo de bits de datos codificados;
en el que N es mayor que o igual a 2;
el decodificador está adaptado además para usar el parámetro de número N en la determinación de los N conjuntos de parámetros (214) señalizados para el flujo de bits de datos codificados, comprendiendo cada uno de los N conjuntos de parámetros (214) un parámetro de velocidad y un parámetro de tamaño de memoria intermedia de decodificador, en el que cada uno de los N conjuntos de parámetros (214) caracteriza un modelo de contador dinámico de un decodificador (210) de referencia para el flujo de bits de datos codificados para el clip de vídeo determinado, estando además el modelo de contador dinámico para cada uno de los N conjuntos de parámetros (214) **caracterizado por** un nivel de llenado de memoria intermedia de decodificador inicial o un retardo de memoria intermedia inicial; y
20 el decodificador está adaptado además para determinar la velocidad de pico mínima o el tamaño de memoria intermedia de decodificador mínimo para decodificar los datos codificados usando los N conjuntos de parámetros.
21. El dispositivo de la reivindicación 20, en el que el decodificador está adaptado para determinar la velocidad pico mínima o el tamaño de memoria intermedia de decodificador mínimo para decodificar los datos codificados seleccionando un parámetro de uno de los N conjuntos, interpolando entre los parámetros de dos de los N conjuntos, o extrapolando a partir de un parámetro de uno de los N conjuntos.
- 30 22. El dispositivo de la reivindicación 20, en el que la velocidad pico mínima corresponde a una velocidad de transmisión para una conexión de red durante la decodificación de los datos codificados.
23. El dispositivo de la reivindicación 20, que comprende además un monitor, una fuente de alimentación, un teclado, un procesador, una memoria y un medio de almacenamiento, almacenando el medio de almacenamiento instrucciones ejecutables por ordenador para programas de software.
- 35 24. El dispositivo de la reivindicación 23, en el que los programas de software incluyen un navegador de internet, un programa de planificación y el decodificador de vídeo, en el que el decodificador se implementa con un software que puede ejecutarse en el procesador.
- 40 25. El dispositivo de la reivindicación 20, en el que el parámetro de número N está contenido en una cabecera del flujo de bits.
26. El dispositivo de una cualquiera de las reivindicaciones 20 a 25, en el que el dispositivo es un dispositivo de mano.
- 45 27. El dispositivo de una cualquiera de las reivindicaciones 20 a 25, en el que el dispositivo es un ordenador personal, un ordenador servidor, un dispositivo portátil, un sistema de multiprocesador, un sistema basado en microprocesador, unos artículos electrónicos de consumo programables, un PC de red, un miniordenador o un ordenador central.




FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5