


19



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 575 514**

51 Int. Cl.:

G05F 1/575 (2006.01)

G05F 3/26 (2006.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

96 Fecha de presentación y número de la solicitud europea: **22.06.2006** **E 06773848 (4)**

97 Fecha y número de publicación de la concesión europea: **09.03.2016** **EP 1907913**

54 Título: **Fuentes de corriente de baja fuga y circuitos activos**

30 Prioridad:

22.06.2005 US 165269

45 Fecha de publicación y mención en BOPI de la traducción de la patente:

29.06.2016

73 Titular/es:

**QUALCOMM INCORPORATED (100.0%)
5775 MOREHOUSE DRIVE
SAN DIEGO, CALIFORNIA 92121, US**

72 Inventor/es:

FLORESCU, OCTAVIAN

74 Agente/Representante:

FORTEA LAGUNA, Juan José

ES 2 575 514 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín europeo de patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre concesión de Patentes Europeas).

DESCRIPCIÓN

Fuentes de corriente de baja fuga y circuitos activos

5 **Antecedente de la invención****I. Campo**

10 La presente invención se refiere en general a los circuitos electrónicos, y más específicamente a las fuentes de corriente y circuitos activos.

II. Antecedentes

15 Las fuentes actuales son ampliamente utilizadas para proporcionar corriente para varios circuitos tales como amplificadores, separadores, osciladores, y así sucesivamente. Fuentes de corriente se pueden usar como circuitos de polarización para proporcionar corrientes de polarización, cargas activas para proporcionar corrientes de salida, y así sucesivamente. Fuentes de corriente se fabrican a menudo en los circuitos integrados (ICs), pero también pueden implementarse con componentes de circuitos discretos.

20 A medida que la tecnología de fabricación de IC sigue mejorando, el tamaño de los transistores sigue disminuyendo. El tamaño de transistor más pequeño permite más transistores y por tanto fabricar circuitos más complicados en una matriz de IC o, alternativamente, utilizar una matriz más pequeña para un circuito dado. El tamaño de los transistores más pequeños también es compatible con la velocidad de funcionamiento más rápido y proporciona otros beneficios.

25 La tecnología de semiconductores de óxido de metal complementario (CMOS) se utiliza ampliamente para circuitos digitales y muchos circuitos analógicos. Un problema importante con la reducción de tamaño de los transistores en CMOS es la corriente de fuga, que es la corriente que pasa a través de un transistor cuando está apagado. Una geometría menor del transistor resulta en un campo eléctrico más alto (campo E), que tensiona un transistor y provoca la ruptura de óxido. Para disminuir el campo E, una tensión de alimentación inferior se utiliza a menudo para los transistores de geometría más pequeña. Sin embargo, la tensión de alimentación inferior también aumenta el retardo de propagación de los transistores, que no es deseable para los circuitos de alta velocidad. Para reducir el retardo y mejorar la velocidad de funcionamiento, se reduce la tensión de umbral (V_t) de los transistores. La tensión de umbral determina la tensión a la que los transistores se encienden. Sin embargo, la tensión de umbral inferior y la geometría del transistor menor resultan en una mayor corriente de fuga.

30 La corriente de fuga es más problemática cuando la tecnología CMOS se reduce. Esto se debe a corriente de fuga aumenta a un ritmo elevado con respecto a la disminución de tamaño de los transistores. La corriente de fuga puede afectar al rendimiento de determinados circuitos tales como bucles de bloqueo de fase (PLLs), osciladores, convertidores de digital a analógico (DACs), y así sucesivamente.

35 Algunas técnicas comunes para la lucha contra la corriente de fuga incluyen el uso de umbral de tensión alto de los transistores (alta V_t) y/o tamaños de transistores más grandes (por ejemplo, mayores longitudes de puerta). Transistores de alta V_t pueden afectar el rendimiento del circuito (por ejemplo, la velocidad más lenta) y por lo general requiere una etapa adicional de máscara en el proceso de fabricación de IC. Los transistores de mayor tamaño son marginalmente eficaces en la lucha contra la corriente de fuga ya que (1) la corriente de fuga es una función relativamente débil de la longitud del canal y (2) hay límites prácticos en cuanto lo se puede extender la longitud del canal. Ambas de estas soluciones pueden por lo tanto ser inadecuadas para ciertos circuitos.

40 A partir del documento US 5.473.238 A se conoce un circuito mejorado, donde un primer transistor sirve como un conmutador de corriente para encender o apagar la corriente que fluye a través de un segundo transistor. La conmutación por un lado y la amplificación de corriente utilizando el primer transistor por el otro están desacopladas.

45 El documento US 2004/0198291 A1 se refiere a un sistema y un método para suprimir la fuga de señal falsa en una interfaz de antena de terminal móvil sin degradar la linealidad de conmutación o pérdida de inserción del sistema. En este punto, un mecanismo de conmutación es empleado para aislar el tablero de recepción desde el puerto de antena mientras el terminal móvil esté en un modo de transmisión de banda alta.

50 Existe por lo tanto una necesidad en la técnica para una fuente de corriente con baja corriente de fuga y buen rendimiento.

Sumario

65 Fuentes de corriente de baja fuga y circuitos activos adecuados para su uso en diversos bloques de circuitos (por ejemplo, amplificadores, separadores, osciladores, DACs, y así sucesivamente) se describen en el presente documento. Un circuito activo es cualquier circuito con al menos un transistor, y una fuente de corriente es un tipo de

circuito activo. Para un circuito de baja fuga, un transistor proporciona una corriente de salida cuando se activa en un estado ENCENDIDO y presenta baja corriente de fuga cuando está desactivado en un estado APAGADO. Dado que la corriente de fuga es una fuerte función de la tensión de umbral, la baja corriente de fuga se consigue mediante la manipulación de las tensiones en la puerta y la fuente del transistor para aumentar la tensión de umbral del transistor, que a su vez disminuye la corriente de fuga.

En una realización, un circuito comprende un primer, segundo y tercer transistores, que pueden ser transistores de efecto de campo de canal P (P-FETs) o transistores de efecto de campo de canal N (N-FETs). El primer transistor proporciona la corriente de salida cuando está habilitado y presenta baja corriente de fuga cuando está desactivado. El segundo transistor se acopla al primer transistor y activa o desactiva el primer transistor. El tercer transistor se acopla en serie con el primer transistor y se conecta o aísla el primer transistor a/de una tensión predeterminada, que puede ser una tensión positiva de alimentación, la tierra del circuito, una tensión de alimentación negativa, una tensión regulada, o alguna otra tensión. El circuito puede incluir además un transistor de paso que proporciona una tensión de referencia a la fuente del primer transistor cuando el primer transistor se desactiva. En el estado ENCENDIDO, el primer transistor proporciona la corriente de salida, y el segundo y tercer transistores no afectan al rendimiento. En el estado APAGADO, el segundo y tercer transistores se utilizan para proporcionar las tensiones adecuadas al primer transistor para colocarlo en un estado de baja fuga.

El primero, segundo, y tercer transistores pueden ser utilizados para una fuente de corriente de baja fuga dentro de un espejo de corriente. En este caso, el espejo de corriente incluye además transistores cuarto y quinto. El cuarto transistor es diodo conectado y recibe una corriente de referencia desde una fuente de corriente. El quinto transistor se acopla en serie con el cuarto transistor. El primer y tercer transistores reflejan los transistores cuarto y quinto, y la corriente de salida está relacionada con la corriente de referencia. La fuente de corriente de baja fuga se puede usar como una carga activa (por ejemplo, para un amplificador), un circuito de polarización para proporcionar una corriente de polarización, y así sucesivamente. El primero, segundo, y tercer transistores también se pueden utilizar para una etapa de amplificación. En este caso, el primer transistor puede ser operado como un transistor de ganancia que proporciona una ganancia de señal.

Varios aspectos y realizaciones de la invención se describen en más detalle a continuación.

Breve descripción de los dibujos

Las características y naturaleza de la presente invención se harán más evidentes a partir de la descripción detallada expuesta a continuación cuando se toma en conjunción con los dibujos en los que caracteres de referencia similares identifican correspondientemente a lo largo de todo el documento.

La figura 1 muestra un espejo de corriente convencional.

La figura 2 muestra un espejo de corriente de baja fuga N-MOS.

Las figuras 3A y 3B muestran el espejo de corriente de baja fuga de la figura 2 en los estados ENCENDIDO y APAGADO, respectivamente.

La figura 4 muestra un espejo de corriente de baja fuga P-MOS.

La figura 5 muestra otro espejo de corriente de baja fuga N-MOS.

La figura 6 muestra un amplificador de una sola etapa utilizando las fuentes de corriente de baja fuga en las figuras 2 y 4.

Las figuras 7 y 8 muestran dos amplificadores de una sola etapa, utilizando la fuente de corriente de baja fuga en la figura 5.

La figura 9 muestra un amplificador de dos etapas para la utilización de circuitos de baja fuga.

La figura 10 muestra un PLL con circuitos de baja fuga.

Descripción detallada

La palabra "ejemplar" se usa en el presente documento para significar "que sirve como ejemplo, caso o ilustración". Cualquier realización o diseño descrito en el presente documento como "ejemplar" no necesariamente debe interpretarse como preferido o ventajoso sobre otras realizaciones o diseños.

Las fuentes de corriente de baja fuga y los circuitos activos descritos en este documento pueden implementarse en diversas tecnologías con una tensión umbral del transistor ajustable. Algunas tecnologías de ejemplo incluyen transistores de efecto de campo semiconductor de óxido metálico de canal P (MOSFETs) MOSFETs N-canal, y así sucesivamente. Para mayor claridad, la siguiente descripción es para circuitos implementados con FETs y asume, además, que (1) el grueso/sustrato/cuerpo de un circuito integrado está ligado a un bajo suministro de energía (V_{SS}), que puede ser la tierra del circuito, (2) el cuerpo de los N-FETs están conectados a la fuente de alimentación baja, y (3) el cuerpo de P-FETs están conectados a una alta fuente de alimentación (V_{DD}) - también por simplicidad, la fuente de alimentación baja es la tierra del circuito en la siguiente descripción.

La figura 1 muestra un diagrama esquemático de un espejo de corriente N-MOS convencional 100. El espejo de corriente 100 incluye N-FETs 112 y 122 y una fuente de corriente 114. El N-FET 112 es un diodo conectado y tiene

su fuente acoplada a tierra del circuito, su puerta acoplada a su drenaje, y su drenaje acoplado a la fuente de corriente 114. La fuente de corriente 114 proporciona una corriente de referencia I_{ref} . El N-FET 122 tiene su fuente acoplada a tierra del circuito, su puerta acoplada a la puerta del N-FET 112, y su drenaje que proporciona una corriente de salida de I_{salida} .

5 Durante el funcionamiento normal, la tensión de puerta a fuente (V_{gs}) del N-FET 112 está configurada de tal manera que la corriente I_{ref} de fuente de corriente 114 pasa a través del N-FET 112. La misma tensión V_{gs} se aplica en N-FET 122 desde las puertas de los N-FETs 112 y 122 están acoplados entre sí y las fuentes también están acopladas entre sí. Si el N-FET 122 es idéntico al N-FET 112, a continuación, el N-FET 122 se ve obligado a proporcionar la
10 misma corriente I_{ref} ya que la tensión V_{gs} es la misma para ambos N-FETs. El N-FET 122 es por lo tanto una fuente de corriente que refleja el N-FET 112. El N-FET 122 también puede estar diseñado para proporcionar una corriente de salida que está relacionada con (y no es necesariamente igual a) la corriente I_{ref} . La corriente I_{salida} del N-FET 122 es dependiente de la corriente I_{ref} que fluye a través del N-FET 112 y la relación del tamaño del N-FET 122 con el tamaño del N-FET 112.

15 El espejo de corriente 100 puede ser desactivado por el colapso o apagado de la fuente de corriente 114. Cuando esto ocurre, sólo las corrientes de fuga fluyen a través de los N-FETs 112 y 122, con la cantidad de corriente de fuga estando determinada por diversos parámetros tales como la tensión de umbral (V_t), la tensión de drenaje a fuente (V_{ds}), y la tensión de puerta a fuente (V_{gs}) de estos N-FET. Para ciertas aplicaciones, la corriente de fuga del N-FET
20 122 puede ser demasiado alta, especialmente cuando el tamaño de los transistores se contrae.

La figura 2 muestra un diagrama esquemático de una realización de un espejo de corriente de baja fuga N-MOS 200. El espejo de corriente 200 incluye los N-FETs del N-canal 210, 212, 220, 222, y 224 y una fuente de corriente 214. Los N-FETs 210 y 212 y la fuente de corriente 214 están acoplados en serie. El N-FET 210 tiene su fuente
25 acoplada a tierra del circuito, su puerta acoplada a la tensión de alimentación V_{DD} y su drenaje acoplado a la fuente del N-FET 212. El N-FET 212 es diodo conectado y tiene su puerta y drenaje acoplados juntos y a la fuente de corriente 214, que proporciona una corriente de referencia I_{ref} .

Los N-FETs 220 y 222 están acoplados en serie y forman una fuente de corriente de baja fuga. El N-FET 220 tiene
30 su fuente acoplada a tierra del circuito, su puerta de recepción de una señal de control de habilitación (ENB), y su drenaje acoplado a la fuente del N-FET 222. El N-FET 222 tiene su puerta acoplada a la puerta del N-FET 212 y su drenaje que proporciona una corriente de salida de I_{salida} . El N-FET 224 tiene su fuente acoplada a la fuente del N-FET 222, su puerta recibiendo una señal de control de habilitación complementaria (\overline{Enb}), y su drenaje acoplado a las puertas de los N-FETs 212 y 222.

Los N-FETs 210, 212, 220, y 222 están acoplados de tal manera que la corriente que fluye a través de los N-FETs
35 220 y 222 refleja la corriente que fluye a través de los N-FETs 210 y 212. Los N-FETs 210 y 220 se pueden escalar en tamaño en relación con los N-FETs 212 y 222. El N-FET 222 es un transistor de salida que proporciona la corriente I_{salida} . El N-FET 220 actúa como un conmutador que conecta o aísla la fuente del N-FET 222 a/de la tierra del circuito. El N-FET 224 es un transistor de control que activa o desactiva el N-FET 222. El espejo de corriente 200 funciona como se describe a continuación.

La figura 3A muestra un espejo de corriente de baja fuga 200 en el estado activado, que también puede ser llamado un estado activo o algún otro nombre. En el estado ENCENDIDO, la señal \overline{Enb} está en estado lógico alto y la señal
45 \overline{Enb} está en lógica baja. El N-FET 210 está siempre activado, y la tensión de V_{gs} del N-FET 212 está configurada de tal manera que la corriente I_{ref} de la fuente de corriente 214 fluye a través del N-FET 212. El N-FET 220 está activado por el lógico alto en la señal de \overline{Enb} , y la tensión en el nodo Nz se determina por la tensión de V_{ds} del N-FET 220, que es típicamente pequeña para un conmutador, por ejemplo, varios milivoltios (mV). El N-FET 224 está apagado por el lógico bajo en la señal \overline{Enb} . La misma tensión de puerta (V_g) se aplica tanto a los N-FETs 212 y 222 dado que
50 las puertas de estos N-FETs están acopladas entre sí. El N-FET 222 se enciende y proporciona la corriente de I_{salida} . Esta corriente de I_{salida} depende de (1) la corriente I_{ref} fluye a través de los N-FETs 210 y 212 y (2) la relación de los tamaños de los N-FETs 220 y 222 a los tamaños de los N-FETs 210 y 212. En el estado ENCENDIDO, el espejo de corriente 200 se comporta como el espejo de corriente convencional 100, aunque con una pequeña degeneración de resistencia debido a los N-FETs 210 y 220.

La figura 3B muestra un espejo de corriente de baja fuga 200 en el estado APAGADO, que también puede ser llamado un estado de baja fuga o algún otro nombre. En el estado APAGADO, la señal \overline{Enb} está en estado lógico bajo y la señal \overline{Enb} está en estado lógico alto. El N-FET 220 está apagado por el lógico bajo en la señal \overline{Enb} y aísla la fuente del N-FET 222 de la tierra del circuito. El N-FET 224 está activado por el lógico alto en la señal de \overline{Enb} , lo
60 que resulta en una tensión de V_{ds} de cero o baja para el N-FET 224. La tensión V_{gs} del N-FET 222 es igual a la tensión de V_{ds} del N-FET 224 debido a que el drenaje del N-FET 224 está acoplado a la puerta del N-FET 222 y las fuentes de estos N-FETs están acopladas entre sí. El N-FET 222 está desactivado debido a la tensión cero o baja V_{gs} , siempre que la tensión de drenaje del N-FET 222 sea suficientemente alta.

65 La Tabla 1 resume los valores lógicos de las señales de control, los estados de los N-FET 220, 222, y 224, la corriente a través del N-FET 222, y la tensión en el nodo Nz para los estados ENCENDIDO y APAGADO.

Tabla 1 - espejo de corriente 200

	Estado ENCENDIDO	Estado APAGADO
Señal E_{nb}	Alta	Baja
Señal $\overline{E_{nb}}$	Baja	Alta
N-FET 220	ENCENDIDO	APAGADO
N-FET 222	ENCENDIDO	APAGADO
N-FET 224	APAGADO	ENCENDIDO
Corriente vía N-FET 222	I_{salida}	I_{fuga}
Tensión en el Nodo Nz	$\sim 0V$	ENCENDIDO V_{gs}

5 En el estado APAGADO, una baja corriente de fuga se consigue por el N-FET 222 a través de varios mecanismos. En primer lugar, la tensión de V_{gs} del N-FET 220 es cero o un valor bajo debido a que el N-FET 224 es activado. En segundo lugar, la tensión de la fuente (V_s) del N-FET 222 se eleva más alto que la tierra del circuito. Esto se consigue apagando el N-FET 220 y el aislamiento de la fuente del N-FET 222, lo que resulta en el nodo Nz sea un nodo de alta impedancia (hi-Z). La tensión en el nodo Nz se eleva más alto por el diodo conectado al N-FET 212 y conmutado encendido en el N-FET 224 y es aproximadamente igual a la tensión V_{gs} del N-FET 212 conmutado encendido. La tensión en V_{gs} ENCENDIDO del N-FET 212 está determinada por la corriente I_{ref} , así como la dimensión del N-FET 212. Si el grueso/sustrato del circuito integrado está ligado a la tierra del circuito, entonces la tensión de fuente a grueso (V_{sb}) del N-FET 224 se incrementa por el aumento de la tensión en el nodo Nz. La mayor tensión de V_{sb} aumenta la tensión de umbral V_t del N-FET 222, la cual disminuye entonces la corriente de fuga a través del N-FET 222.

La tensión de umbral V_t es una función de la tensión de VSB y puede ser expresado como:

$$V_t = V_{t0} + \gamma \cdot \left(\sqrt{2\phi_f + V_{sb}} - \sqrt{2\phi_f} \right) \quad \text{Ecuación (1)}$$

20

Donde γ es un parámetro que depende de las características eléctricas del transistor;

ϕ_f es un potencial de Fermi; y

V_{t0} es la tensión de umbral con $V_{sb} = 0$ voltios.

25 Si la tensión V_{gs} es menor que la tensión de ENCENDIDO del transistor, entonces las fugas de corriente aumentan linealmente con un aumento de tensión V_{ds} y disminuye adicionalmente de forma exponencial a medida que aumenta la tensión de V_{th} . Una pequeña corriente de fuga se puede obtener con una tensión V_{gs} que apaga el N-FET 222, una tensión V_{ds} que es tan pequeña como sea posible, y una tensión de umbral que es tan alta como sea posible. Una función de transferencia para la corriente de drenaje (I_d) en función de la tensión V_{gs} para un transistor MOS se asemeja a la función de transferencia bien conocido para un diodo. La corriente de drenaje para el transistor MOS es pequeña para una tensión V_{gs} que es menor que una tensión “articulación”, que puede ser de varios cientos de mV. Por lo tanto, una baja corriente de fuga se puede conseguir mediante la aplicación de una tensión suficientemente pequeña V_{gs} al N-FET 222. La corriente de fuga es una función fuerte de la tensión de umbral. Por lo tanto, una baja corriente de fuga se puede lograr mediante la manipulación de las tensiones de puerta y fuente del N-FET 222 para aumentar la tensión de umbral. Además, la corriente de fuga del N-FET 220 fluye a través del N-FET 224, que presenta una trayectoria de impedancia inferior a N-FET 222. Por tanto, una baja corriente de fuga fluye a través del N-FET 222 en el estado APAGADO.

40 La tensión de puerta del N-FET 222 puede ajustarse a una tensión más baja que asegura que la tensión de puerta a drenaje (V_{gd}) del N-FET 222 no está polarizada cuando N-FET 222 está apagado. Esto se puede lograr mediante la reducción de la corriente I_{ref} de la fuente de corriente 214 en el estado APAGADO, que luego se reduce la tensión de V_{gs} del N-FET 212, que a su vez reduce la tensión de puerta del N-FET 222. Por ejemplo, la tensión de V_{gs} del N-FET 212 puede ser reducida a menos de una caída de tensión de diodo (por ejemplo, reducida a entre 200 a 300 mV), que luego asegura que el N-FET 222 no será polarizado incluso si la tensión en el nodo de salida (V_{salida}) cae a 0 mV. Entonces sería necesario un esquema de polarización diferente en este caso.

50 Diseños ejemplares de espejo de corriente convencional 100 en la figura 1 y el espejo de corriente de fuga baja 200 en la figura 2, con transistores actuales y tamaños I_{salida} comparables, fueron evaluados. La corriente de fuga del N-FET 222 dentro de espejo de corriente 100 es de hasta 100 nano-amperios (nA). Por el contrario, la corriente de fuga del N-FET 222 dentro de espejo de corriente 200 es de aproximadamente 70 pico-amperios (pA). El diseño de baja fuga que se muestra en la figura 2 puede por lo tanto reducir sustancialmente la cantidad de corriente de fuga (por un factor de más de 1.000 para los diseños ejemplares). La baja corriente de fuga es muy deseable para muchas aplicaciones de baja fuga, como se describe a continuación.

55 La figura 4 muestra un diagrama esquemático de una realización de un espejo de corriente de baja fuga P-MOS 400. El espejo de corriente 400 incluye P-FETs 410, 412, 420, 422, y 424 y una fuente de corriente 414. Los P-FETs 410

y 412 y la fuente de corriente 414 están acoplados en serie. El P-FET 410 tiene su fuente acoplada a la fuente de alimentación V_{DD} , su puerta acoplada a la tierra del circuito, y su drenaje acoplado a la fuente del P-FET 412. El P-FET 412 es diodo conectado y tiene su puerta y drenaje acoplados juntos y a la fuente de corriente 414, que proporciona una corriente de referencia de I_{ref} .

5 Los P-FETs 420 y 422 están acoplados en serie y forman una fuente de corriente de baja fuga. El P-FET 420 tiene su fuente acoplada a la fuente de alimentación V_{DD} , su puerta recibiendo la señal \overline{Enb} , y su drenaje acoplado a la fuente de P-FET 422. El P-FET 422 tiene su puerta acoplada a la puerta del P-FET 412 y su drenaje que proporciona una corriente de salida de I_{salida} . El P-FET 424 tiene su fuente acoplada a la fuente del P-FET 422, su
10 puerta de recepción de la señal Enb , y su drenaje acoplado a las puertas de los P-FETs 412 y 422.

Los P-FETs 410, 412, 420, y 422 están acoplados de tal manera que la corriente que fluye a través de los P-FETs 420 y 422 refleja la corriente que fluye a través de los P-FETs 410 y 412. El P-FET 422 es un transistor de salida que proporciona la corriente I_{salida} . El P-FET 420 actúa como un conmutador que conecta o aísla la fuente del P-FET
15 422 a/de la fuente de alimentación V_{DD} . El P-FET 424 es un transistor de control que activa o desactiva el P-FET 422. El espejo de corriente 400 funciona como se describe a continuación.

En el estado ENCENDIDO, la señal Enb está en estado lógico alto y la señal \overline{Enb} está en lógica baja. El P-FET 410 está siempre activado, y la tensión de V_{gs} del P-FET 412 está configurada de tal manera que la corriente I_{ref} de la
20 fuente de corriente 414 pasa a través del P-FET 412. El P-FET 420 está activado por el lógico bajo en la señal \overline{Enb} y el P-FET 424 se apaga por la lógica alta de la señal Enb . El P-FET 422 se enciende y proporciona la corriente I_{salida} , que depende de la corriente I_{ref} y la relación de los tamaños de los P-FETs 420 y 422 a los tamaños de los P-FETs 410 y 412.

25 En el estado APAGADO, el P-FET 420 está desactivado por la lógica alta de la señal \overline{Enb} y el P-FET 424 es activado por el nivel lógico bajo en la señal Enb . La tensión cero o baja V_{ds} para el P-FET 424 apaga el P-FET 422. Una baja corriente de fugas se consigue mediante el P-FET 422 por (1) apagar el P-FET 420 para obtener una alta impedancia en el nodo de Nz (2) llevando la tensión de la fuente del P-FET 422 más baja a través de los P-FET 412 y 424. Esto hace que la tensión de umbral V_t del P-FET 422 aumente, lo que disminuye la corriente de fuga a través
30 del P-FET 422. Además, la corriente de fuga del P-FET 420 se tuneliza a través del P-FET 424, que presenta una trayectoria de impedancia inferior al P-FET 422. Por tanto, una baja corriente de fuga fluye a través del P-FET 422 en el estado APAGADO.

La figura 5 muestra un diagrama esquemático de otra realización de un espejo de corriente de baja fuga N-MOS
35 500. El espejo de corriente 500 incluye los N-FETs 510, 512, 520, 522, 524 y 526 y una fuente de corriente 514. Los N-FETs 510 y 512 y la fuente de corriente 514 están acoplados en serie y en la misma manera que los N-FETs 210 y 212 y fuente de corriente 214, respectivamente, en la figura 2. Los N-FETs 520 y 522 también están acoplados en serie y forman una fuente de corriente de baja fuga. El N-FET 524 tiene su fuente acoplada a tierra del circuito, su puerta recibiendo la señal \overline{Enb} , y su drenaje acoplado a las puertas de los N-FETs 512 y 522. El N-FET 526 tiene su
40 fuente acoplada a la fuente del N-FET 522, su puerta recibiendo la señal \overline{Enb} , y su drenaje acoplado a una tensión de referencia de V_{ref} . El N-FET 510 está siempre encendido.

Los transistores 510, 512, 520, y 522 están acoplados de tal manera que la corriente que fluye a través de los N-FETs 520 y 522 refleja la corriente que fluye a través de los N-FETs 510 y 512. El N-FET 522 es un transistor de salida que proporciona la corriente I_{salida} . El N-FET 520 actúa como un conmutador que conecta o aísla la fuente del
45 N-FET 522 a/de la tierra del circuito. El N-FET 524 es un transistor de control que activa o desactiva el N-FET 522. El N-FET 526 es un transistor de paso que, cuando está activado, acopla la tensión V_{ref} al nodo de Nz . El espejo de corriente 500 funciona como se describe a continuación.

50 En el estado ENCENDIDO, el N-FET 520 es activado por la lógica alta de la señal Enb y los N-FET 524 y 526 están apagados por el lógico bajo en la señal \overline{Enb} . El N-FET 522 está activado por la tensión de puerta del N-FET 512 y proporciona la corriente I_{salida} , que depende de la corriente I_{ref} y la relación de los tamaños de los N-FETs 520 y 522 a los tamaños de los N-FETs 510 y 512.

55 En el estado APAGADO, el N-FET 520 está apagado por la lógica baja en la señal Enb y los N-FET 524 y 526 están encendidos por la lógica alta de la señal \overline{Enb} . La tensión cero o baja V_{ds} para el N-FET 524 apaga el N-FET 522. Una baja corriente de fugas se consigue por el N-FET 522 mediante (1) apagar el N-FET 520 para obtener una alta impedancia en el nodo Nz y (2) proporcionar la tensión V_{ref} de la fuente del N-FET 522 a través del N-FET 526. Esto aumenta la tensión de umbral del N-FET 522, lo que disminuye la corriente de fuga a través del N-FET 522.
60 Además, la corriente de fuga del N-FET 520 fluye a través del N-FET 526, que presenta una trayectoria de impedancia inferior al N-FET 522.

Para el espejo de corriente 500, una tensión V_{ds} de cero voltios puede conseguirse, mediante el N-FET 522 en el estado APAGADO, por ejemplo, por la precarga de la tensión V_{salida} en el drenaje del N-FET 522 y el uso de esta
65 tensión tamponada como la tensión V_{ref} , que a continuación se proporciona a la fuente del N-FET 522 a través del N-FET 526. Si este mecanismo de retroalimentación no se utiliza y si la tensión V_{salida} no se conoce, entonces la

tensión V_{ref} se puede establecer a $V_{DD}/2$ o a la tensión esperada en el drenaje del N-FET 522.

Como se indica por las diversas realizaciones descritas anteriormente, la baja fuga para un transistor de salida (por ejemplo, el N-FET 222, 422, o 522) que proporciona una corriente de salida se puede conseguir mediante (1) la aplicación de una tensión V_{GS} baja, cero, o revertida sesgada para apagar el transistor de salida y (2) llevando la fuente del transistor de salida lejos de la tensión de alimentación (por ejemplo, V_{DD} o V_{SS}) y hacia la tensión V_{salida} . La segunda parte se puede lograr mediante el aislamiento de la fuente del transistor de salida con un transistor de conmutación (por ejemplo, el FET 220, 420, o 520) y la manipulación de la tensión en la fuente del transistor de salida (por ejemplo, con el FET 224, 424, o 526).

La figura 6 muestra un diagrama esquemático de una realización de un amplificador de una sola etapa 600 utilizando las fuentes de corriente de baja fuga en las figuras 2 y 4. Un amplificador 600 incluye un par diferencial 640, un circuito de carga N-MOS 200 y un espejo de corriente de baja fuga P-MOS 400. El par diferencial 640 incluye P-FETs 642 y 644 que tienen sus fuentes acopladas entre sí y sus puertas recibiendo una señal de entrada no inversora (V_{in+}) y una señal de entrada inversora (V_{in-}), respectivamente. El espejo de corriente de baja fuga P-MOS 400 está acoplado como se describe anteriormente para la figura 4. El drenaje del P-FET 422 acopla las fuentes de los P-FETs 642 y 644 y proporciona una corriente de polarización de $I_{polarización}$ para el par diferencial 640.

El circuito de carga N-MOS 200 está acoplado como se describe anteriormente para la figura 2, aunque con la fuente de corriente 214 estando controlada por la señal \overline{Enb} . El drenaje del N-FET 212 se acopla al drenaje del P-FET 642 y proporciona una corriente de carga de I_{carga1} . El drenaje del N-FET 222 se acopla al drenaje del P-FET 644 y proporciona una corriente de carga de I_{carga1} . El circuito de carga 200 es la carga activa de par diferencial 640. En estado estacionario, con la misma tensión siendo aplicada a las puertas de los P-FETs 642 y 644, la corriente de I_{carga1} que fluye a través de los FETs 642 y 212 es igual a la corriente I_{carga2} que fluye a través de los FETs 644 y 222, y la corriente de polarización es igual a la suma de ambas corrientes de carga (es decir, $I_{polarización} = I_{carga1} + I_{carga2}$). El amplificador 600 funciona como sigue.

En el estado ENCENDIDO, el estado lógico alto en la señal Enb enciende el N-FET 220 y apaga el P-FET 424, y el lógico bajo en la señal \overline{Enb} enciende el P-FET 420 y apaga el N-FET 224. La fuente de corriente 400 se enciende y proporciona la corriente de polarización para el par diferencial 640. El circuito de carga 200 también es encendido (aunque con la fuente de corriente 214 estando apagada) y actúa como la carga activa de par diferencial 640. El par diferencial 640 recibe y amplifica la señal de entrada diferencial (V_{in+} y V_{in-}) y proporciona una señal de salida (V_{salida}).

En el estado APAGADO, el nivel lógico bajo en la señal Enb apaga el N-FET 220 y enciende el P-FET 424, y la lógica alta de la señal \overline{Enb} apaga el P-FET 420 y apaga el N-FET 224. El P-FET 422 se apaga por la tensión V_{GS} cero o baja con el P-FET 424 estando encendido, y la baja corriente de fuga fluye a través del P-FET 422. Del mismo modo, el N-FET 222 se apaga por la tensión V_{GS} cero o baja con el N-FET 224 estando encendido, y la baja corriente de fuga fluye a través del N-FET 222 y, por tanto, la salida del amplificador 600. La fuente de corriente 214 se activa dentro del circuito de carga 200, proporciona una trayectoria de baja impedancia para la corriente de fuga del N-FET 220, y eleva la tensión de puerta del N-FET 222.

La figura 7 muestra un diagrama esquemático de otra realización de un amplificador de una sola etapa 700 utilizando la fuente de corriente de baja fuga en la figura 5. El amplificador 700 incluye un par diferencial 740, un espejo de corriente de baja fuga N-MOS 500, y un circuito de carga P-MOS 708. El par diferencial 740 incluye los N-FET 742 y 744 que tienen sus fuentes acopladas entre sí y sus puertas recibiendo las señales de entrada V_{in-} y V_{in+} , respectivamente. El espejo de corriente de baja fuga N-MOS 500 está acoplado como se describe anteriormente para la figura 5. El drenaje del N-FET 522 acopla las fuentes de los N-FETs 742 y 744 y proporciona una corriente de polarización de $I_{polarización}$ para el par diferencial 740.

El circuito de carga P-MOS 708 incluye los P-FETs 710, 712, 720, 722, 724, y 726 y una fuente de corriente 714 que están acoplados de manera complementaria como los N-FETs 510, 512, 520, 522, 524 y 526 y la fuente de corriente 514, respectivamente, para el espejo de corriente 500. El P-FET 712 proporciona una tensión de polarización $V_{polarización}$ que también pueden generarse con otros circuitos. El circuito de carga 708 incluye, además, los P-FETs 730, 732, y 736 que están acoplados de la misma manera como los P-FETs 720, 722, y 726, respectivamente. El drenaje del P-FET 722 se acopla al drenaje del N-FET 742 y proporciona una corriente de carga de I_{carga1} . El drenaje del P-FET 732 se acopla al drenaje del N-FET 744 y proporciona una corriente de carga de I_{carga2} . Los P-FET 722 y 732 están sesgados en una región triodo de operación y son las cargas para el par diferencial 740. El circuito de carga 708 es la carga activa de par diferencial 740. El amplificador 700 funciona como sigue.

En el estado ENCENDIDO, el estado lógico alto en la señal Enb enciende el N-FET 520 y apaga los P-FET 724, 726, y 736, y la lógica baja en la señal \overline{Enb} enciende los P-FET 720 y 730 y apaga los N-FET 524 y 526. La fuente de corriente 500 se enciende y proporciona la corriente de polarización para el par diferencial 740. El circuito de carga 708 también se activa y actúa como la carga activa del par diferencial 740. El par diferencial 740 recibe y amplifica la señal de entrada diferencial (V_{in+} y V_{in-}) y proporciona una señal de salida diferencial ($V_{salida+}$ y $V_{salida-}$).

En el estado APAGADO, el nivel lógico bajo en la señal Enb apaga el N-FET 520 y apaga los P-FET 724, 726, y 736, y la lógica alta de la señal $\overline{\text{Enb}}$ apaga los P-FET 720 y 730 y apaga los N-FET 524 y 526. El N-FET 522 es apagado por una tensión de puerta a cero o baja con el N-FET 524 estando encendido. El N-FET 526 proporciona una tensión de referencia de $V_{\text{ref}2}$ a la fuente del N-FET 522, lo que aumenta la tensión umbral del N-FET 522 y los resultados en baja corriente de fuga fluyen a través del N-FET 522. Del mismo modo, los P-FET 722 y 732 están apagados por una alta tensión de puerta con el P-FET 724 estando activado. Los P-FETs 726 y 736 proporcionan una tensión de referencia de $V_{\text{ref}1}$ a las fuentes de los P-FETs 722 y 732, respectivamente, lo que aumenta la tensión de umbral de los P-FETs 722 y 732 y resulta en una baja corriente de fuga que fluye a través los P-FETs 722 y 732 y por lo tanto, la salida del amplificador 700.

La figura 8 muestra un diagrama esquemático de otra realización de un amplificador de una sola etapa 800 utilizando una topología de cascode doblado. El amplificador 800 incluye un par diferencial 840, P-FETs de paso 846a y 846b, un circuito de carga P-MOS 808, y un circuito de carga N-MOS 848. El par diferencial 840 incluye P-FETs 842 y 844 que tienen sus fuentes acopladas entre sí y sus puertas que reciben las señales de entrada Vin- y Vin+, respectivamente. Un P-FET 838 tiene una fuente que se acopla a la tensión de alimentación V_{DD} , una puerta que recibe una tensión de polarización $V_{\text{polarización}0}$, y un drenaje que se acopla a las fuentes de P-FETs 842 y 844. El P-FET 838 proporciona la corriente de polarización para el par diferencial 840 y puede reemplazarse con un espejo de corriente 400, como se muestra en la figura 6. Los P-FETs 846a y 846b actúan como conmutadores que, cuando se encienden, acoplan los drenajes de los P-FETs 842 y 844 a los drenajes de los N-FETs 860 y 850, respectivamente.

El circuito de carga 808 incluye P-FETs 820, 822, 824, 830, 832 y 836 que están acoplados de manera similar como P-FETs 720, 722, 724, 730, 732 y 736, respectivamente, en la figura 7. El circuito de carga 808 incluye además un P-FET 834 tiene su fuente acoplada a la tensión de alimentación V_{DD} , su puerta de recepción de la señal Enb, y su drenaje acoplado a las puertas de P-FETs 820 y 830. El circuito de carga 808 actúa como una carga activa para la etapa de salida del amplificador 800.

El circuito de carga 848 incluye N-FETs 850, 852, 854, 860, 862, 864 y 866 que están acoplados de manera complementaria como P-FETs 820, 822, 824, 830, 832, 834 y 836, respectivamente, en el circuito de carga 808. Las puertas de los N-FETs 850 y 860 tienen una tensión de polarización de $V_{\text{polarización}1}$. Las puertas de los N-FETs 852 y 862 tienen una tensión de polarización de $V_{\text{polarización}2}$. El circuito de carga 848 proporciona una corriente de polarización para la etapa de salida del amplificador 800. El amplificador 800 funciona como sigue.

En el estado ENCENDIDO, la lógica alta en la señal Enb apaga el P-FET 824, 834 y 836, y la lógica baja en la señal $\overline{\text{Enb}}$ apaga los N-FETs 854, 864 y 866. Los circuitos de carga 808 y 848 están encendidos y proporcionan la corriente de salida al amplificador 800. El circuito de carga 848 presenta una baja impedancia al diferente par 840 y alta impedancia para la salida del amplificador.

En el estado APAGADO, la lógica baja en la señal Enb enciende los P-FETs 824, 834 y 836, y la lógica alta de la señal $\overline{\text{Enb}}$ enciende los N-FETs 854, 864 y 866. El P-FET 836 proporciona una tensión de referencia de $V_{\text{ref}1}$ para la fuente de P-FET 832, lo que resulta en que baja corriente de fuga fluye a través del P-FET 832. Del mismo modo, el N-FET 866 proporciona una tensión de referencia $V_{\text{ref}2}$ a la fuente del N-FET 862, lo que resulta en que baja corriente de fuga fluye a través del N-FET 862.

La figura 9 muestra un diagrama esquemático de una realización de un amplificador de dos etapas 900 que utiliza fuentes de corriente de baja fuga y circuitos activos. El amplificador 900 incluye una primera etapa 902, una etapa de salida 904, y un circuito de carga 906. La primera etapa 902 puede implementarse con varios diseños, por ejemplo, con par diferencial 640 y espejo de corriente 200, como se muestra en la figura 6. La etapa de salida 904 incluye un amplificador 938 de código común y una carga activa que se implementa con una fuente de corriente de baja fuga 928.

Dentro del circuito de carga 906, los P-FETs 910 y 912 y una fuente de corriente 914 están acoplados en serie y de la misma manera que los P-FETs 410 y 412 y la fuente de corriente 414, respectivamente, en la figura 4. Los P-FETs 920 y 922 están acoplados en serie y forman un circuito de carga para la primera etapa 902. Los P-FETs 910, 912, 920, y 922 también están acoplados de tal manera que la corriente media que fluye a través de los P-FETs 920 y 922 se relaciona con la corriente que fluye a través de los P-FETs 910 y 912.

El circuito de carga 928 incluye P-FETs 924, 930 y 932 que están acoplados de la misma manera como los P-FETs 824, 830 y 832, respectivamente, en la figura 8. El circuito de carga 928 es la carga activa de la etapa de salida 904 y también es parte del circuito de carga 906.

El amplificador de fuente común 938 incluye N-FETs 954, 960, 962 y 966 que están acoplados de la misma manera como los N-FETs 854, 860, 862 y 866, respectivamente, en la figura 8. La puerta del N-FET 962 es la entrada de la etapa de salida 904 y está acoplada a la salida de la primera etapa 902. El drenaje del N-FET 962 es la salida de la etapa de salida 904 y está acoplado al drenador del N-FET 932 dentro del circuito de carga 928. El amplificador 900

funciona como sigue.

5 En el estado ENCENDIDO, la lógica alta en la señal Enb enciende el N-FET 960 y apaga el P-FET 924, y la lógica baja en la señal \overline{Enb} enciende el P-FET 930 y apaga el N-FET 954. El circuito de carga 928 se enciende y proporciona la corriente de polarización para el amplificador de fuente común 938. El amplificador de fuente común 938 también está habilitado, recibe y amplifica la señal de salida (V_{o1}) de primera etapa 902, y proporciona la señal de salida (V_{salida}) para el amplificador 900.

10 En el estado APAGADO, la lógica baja en la señal Enb apaga el N-FET 960 y apaga el P-FET 924, y la lógica alta de la señal \overline{Enb} apaga el P-FET 930 y apaga el N-FET 954. El P-FET 932 se apaga por la tensión V_{GS} cero o baja con el P-FET 934 encendido, el circuito de carga 928 se apaga, y la baja corriente de fuga fluye a través del P-FET 924. Del mismo modo, el N-FET 962 se apaga por la tensión V_{GS} cero o baja con el N-FET 954 activado, el amplificador de fuente común 938 está desactivado, y la baja corriente de fuga fluye a través del N-FET 962. El P-FET 932 y el N-FET 962 presentan bajas corrientes de fuga a la salida del amplificador 900.

15 Para la realización mostrada en la figura 9, la única etapa de salida 904 está desactivada en el estado APAGADO. La primera etapa 902 también puede estar desactivada en el estado APAGADO, proporcionando a la puerta del P-FET 920 la señal \overline{Enb} .

20 En general, un amplificador puede incluir cualquier número de etapas. Para obtener una baja corriente de fuga en el estado APAGADO, la etapa de salida del amplificador puede utilizar fuentes de baja corriente de fuga para el circuito de polarización (por ejemplo, como se muestra en las figuras 6 a 8) y/o fuentes de corriente de baja fuga para la carga activa (por ejemplo, como se muestra en las figuras 6 a 9). La etapa de salida también puede utilizar un circuito activo de baja fuga para la porción de ganancia de la etapa (por ejemplo, como se muestra en la figura 9).

25 Las fuentes de corriente de baja fuga y los circuitos activos descritos en el presente documento pueden usarse para diversos bloques de circuitos, tales como amplificadores (por ejemplo, como se muestra en las figuras 6 a 9), separadores de ganancia de unidad, bombas de carga, filtros de bucle activos, DACs, y otros bloques de circuitos donde baja fuga es deseable. Las fuentes de corriente de baja fuga y los circuitos activos también se pueden utilizar para diversas aplicaciones tales como PLL, control automático de ganancia (AGC), bucle de seguimiento de tiempo, y así sucesivamente. El uso de circuitos de baja fuga para un PLL ejemplar se describe a continuación.

30 La figura 10 muestra un PLL 1000 adecuado para su uso en diversas aplicaciones finales (por ejemplo, comunicación inalámbrica). Un oscilador controlado por tensión (VCO) 1050 genera una señal de oscilador que tiene una frecuencia que está determinada por una señal de control VCO (por ejemplo, una tensión) de un filtro de bucle 1040. Un divisor de frecuencia 1060 divide la señal del oscilador en la frecuencia por un factor de N, donde $N > 1$, y proporciona una señal de retroalimentación.

40 Un detector de frecuencia de fase 1010 recibe una señal de referencia y la señal de retroalimentación, compara las fases de las dos señales, y proporciona una señal de detector que indica la diferencia de fase detectada o errores entre las dos señales. Por ejemplo, el detector 1010 puede proporcionar señales digitales tempranas y tardías que indican si la señal de referencia se adelanta o se atrasa con respecto a la señal de retroalimentación. Una bomba de carga de baja fuga 1020 recibe la señal del detector y genera una señal de corriente que se determina por (y está relacionada con) la diferencia de fase detectada. La bomba de carga 1020 puede utilizar fuentes de baja fuga de corriente y/o circuitos activos de baja fuga para proporcionar baja corriente de fuga cuando está desactivada.

45 Un circuito de ajuste/calibración 1030 puede proporcionar una señal de ajuste (por ejemplo, una tensión) que se utiliza para sintonizar el VCO 1050, calibrar el VCO 1050, y así sucesivamente. Esta señal de ajuste es separada por un separador de baja fuga 1032 y se proporciona a un sumador 1022. El sumador 1022 suma la señal de corriente de la bomba de carga 1020 y la señal de separación del separador 1032 y proporciona una señal sumada al filtro de bucle 1040. El filtro de bucle 1040 filtra la señal desde el sumador 1022 y proporciona la señal de control del VCO. El sumador 1022 también puede colocarse después (en vez de antes) del filtro de bucle 1040, y la señal del separador 1032 puede sumarse con la señal del filtro de bucle 1040 para obtener la señal de control del VCO. La señal de control del VCO controla la frecuencia de la señal del oscilador. Cualquier ruido en la señal de control del VCO se traduce en ruido de fase en la señal del oscilador. Los circuitos de baja fuga pueden utilizarse en todo el PLL 1000 para reducir el ruido y el error en la señal de control del VCO. Durante el funcionamiento normal, el filtro de bucle 1040 puede estar activo y el ajuste/calibración del circuito 1030 y el separador 1032 podrán desactivarse. El filtro de bucle 1040 ajusta la señal de control del VCO, tal que la fase de la señal de retroalimentación está bloqueado en la fase de la señal de referencia. Una vez que el PLL está bloqueado en la señal de referencia, la señal de corriente de la bomba de carga 1020 está típicamente activa sólo una pequeña porción de cada ciclo de reloj. La bomba de carga 1020 puede activarse durante el tiempo que la señal de corriente puede estar activa y desactivarla en cualquier otro momento. Esto se traduce en un filtro de bucle 1040 de carga/descarga de corriente de baja fuga cuando la bomba de carga 1020 está inhabilitada. Durante el funcionamiento normal, el separador 1032 está desactivado y presenta una baja corriente de fuga para el sumador 1022. La baja fuga resulta en menos ruido, ya que la corriente de fuga interfiere con la señal del detector de frecuencia de fase 1010. Durante la sintonización/calibración, el circuito 1030 está activo y proporciona la señal de ajuste, y el separador de baja fuga 1032 proporciona una unidad de señal para

la señal de ajuste.

Las fuentes de corriente de baja fuga y los circuitos activos descritos en el presente documento pueden implementarse en diversas tecnologías de proceso de IC, tal como C-MOS, N-MOS, P-MOS, CMOS bipolar (Bi-CMOS), arseniuro de galio (GaAs), y así sucesivamente. La tecnología CMOS puede fabricar ambos N-FET y dispositivos P-FET en el mismo chip, mientras que las tecnologías N-MOS y P-MOS pueden fabricar N-FET y P-FET, respectivamente. Las fuentes de corriente de baja fuga y los circuitos activos también se pueden fabricar con diversas tecnologías de tamaño del dispositivo (por ejemplo, 0,13 μm , 90 nm, 30 nm, y así sucesivamente). Las fuentes de corriente de baja fuga y los circuitos activos descritos en este documento son más efectivos y beneficiosos que la tecnología de proceso de IC a escalas más pequeñas (es decir, a menor "característica" o la longitud del dispositivo). Las fuentes de corriente de fuga baja y los circuitos activos también se pueden fabricar en varios tipos de IC, tales como ICs de radiofrecuencia (RFICs), ICs digitales, ICs de señal mixta, y así sucesivamente.

REIVINDICACIONES

1. Un dispositivo, que comprende:
 - 5 un primer transistor (222, 422) que puede funcionar para proporcionar una corriente de salida cuando está activado y que presenta una baja corriente de fuga cuando está desactivado;
 - un segundo transistor (224, 424) acoplado al primer transistor (222, 422) y operable para activar o desactivar el primer transistor (222, 422); caracterizado por
 - 10 un tercer transistor (220, 420) acoplado en serie con el primer transistor (222, 422) y operable para aislar el primer transistor (222, 422) a partir de una tensión predeterminada cuando el primer transistor (222, 422) está desactivado.

2. El dispositivo de acuerdo con la reivindicación 1, que comprende además:
 - 15 un cuarto transistor acoplado en una configuración de diodo y operable para recibir una corriente de referencia; y
 - un quinto transistor acoplado en serie con el cuarto transistor, en el que el primer (222, 422), tercer (220, 420), cuarto, y quinto transistores están acoplados como un espejo de corriente con el cuarto y quinto transistores que forman una primera trayectoria del espejo de corriente y
 - 20 el primer (222, 422) y tercer transistores (220, 420) que forman una segunda trayectoria de espejo de corriente, y en el que la corriente de salida está relacionada con la corriente de referencia.

3. El dispositivo de acuerdo con la reivindicación 1, que comprende además: un cuarto transistor acoplado al primer transistor (222, 422) y es operable para proporcionar una tensión de referencia a una fuente del primer transistor (222, 422) cuando el primer transistor (222, 422) está desactivado.

4. El dispositivo de acuerdo con la reivindicación 1, en el que un tercer transistor (220, 420) acoplado en serie con el primer transistor (222, 422) es operable para aislar el primer transistor (222, 422) de una primera tensión predeterminada cuando el primer transistor (222, 422) está desactivado; y en el que el dispositivo comprende además
 - 30 un transistor de ganancia acoplado al primera transistor (222, 422) y operable para recibir la corriente de salida desde el primer transistor (222, 422), recibir y amplificar una señal de entrada, y proporcionar una señal de salida.

5. El dispositivo de acuerdo con la reivindicación 4, que comprende además:
 - 35 un cuarto transistor acoplado al transistor de ganancia y operable para proporcionar una corriente de polarización para el transistor de ganancia cuando el cuarto transistor está activado y para presentar una baja corriente de fuga cuando está desactivado;
 - un quinto transistor acoplado al cuarto transistor y operable para activar o desactivar el cuarto transistor; y
 - un sexto transistor acoplado en serie con el cuarto transistor y operable para aislar el cuarto transistor a partir de una segunda tensión predeterminada cuando el cuarto transistor está desactivado.

- 45 6. El dispositivo de acuerdo con la reivindicación 4, que comprende además:
 - un cuarto transistor acoplado al transistor de ganancia y operable para activar o desactivar el transistor de ganancia; y
 - 50 un quinto transistor acoplado en serie con el transistor de ganancia y operable para aislar el transistor de ganancia a partir de una segunda tensión predeterminada cuando el transistor de ganancia está desactivado, y en el que el transistor de ganancia presenta una baja corriente de fuga cuando está desactivado.

7. El dispositivo de acuerdo con la reivindicación 3, en el que el dispositivo es una bomba de carga (1020).

- 55 8. El dispositivo de acuerdo con la reivindicación 7, en el que la bomba de carga (1020) es operable para proporcionar una señal de corriente cuando está activada y que presente una baja corriente de fuga cuando está desactivada, siendo la señal de corriente indicativa de un error de fase entre una señal de referencia y una señal de retroalimentación; y en el que el dispositivo comprende
 - 60 un filtro de bucle (1040) operable para filtrar la señal de corriente y proporcionar una señal filtrada.

9. El dispositivo de acuerdo con la reivindicación 7, que comprende además:
 - un separador (1032) operable para recibir y separar una señal de ajuste cuando está activado y que presenta una baja corriente de fuga cuando está desactivado; y
 - 65 un sumador (1022) acoplado a la bomba de carga (1020) y al separador (1032) y operable para recibir y sumar las salidas de la bomba de carga (1020) y el separador (1032) y proporcionan una señal sumada.

10. El dispositivo de acuerdo con la reivindicación 1, en el que el dispositivo se implementa con un circuito integrado.
- 5 11. El dispositivo de acuerdo con la reivindicación 2, en el que el dispositivo se implementa con un circuito integrado.
12. El dispositivo de acuerdo con la reivindicación 10, en el que el segundo transistor (224, 424) está acoplado a una puerta y a una fuente del primer transistor (222, 422) y es operable para proporcionar una tensión de puerta a la fuente cero o baja para desactivar el primer transistor (222, 422).
- 10
13. El dispositivo de acuerdo con la reivindicación 10, en el que el segundo transistor es operable además para manipular una tensión de la fuente del primer transistor cuando el primer transistor está desactivado.
- 15 14. El dispositivo de acuerdo con la reivindicación 10, en el que el segundo transistor (224, 424) es operable además para proporcionar una trayectoria de baja impedancia para la corriente de fuga del tercer transistor (220, 420) cuando el tercer transistor (220, 420) está desactivado.
- 20 15. El dispositivo de acuerdo con la reivindicación 10, en el que el segundo transistor (224, 424) está acoplado a una puerta del primer transistor (222, 422) y es operable para proporcionar una tensión de puerta para desactivar el primer transistor (222, 422).
16. El dispositivo de acuerdo con la reivindicación 3, en el que el dispositivo se implementa con un circuito integrado.
- 25 17. El dispositivo de acuerdo con la reivindicación 16, en el que la tensión de referencia es la mitad de una tensión de fuente de alimentación.
- 30 18. El dispositivo de acuerdo con la reivindicación 16, en el que la tensión de referencia proporciona una tensión de drenaje a la fuente cero o baja para el primer transistor (222, 422) cuando el primer transistor (222, 422) está desactivado.
- 35 19. El dispositivo de acuerdo con la reivindicación 10, en el que el primer transistor (222, 422) es operable para proporcionar ganancia de señal.
- 40 20. El dispositivo de acuerdo con la reivindicación 10, en el que el primer (222, 422), segundo (224, 424), y tercer transistores (220, 420) son transistores de efecto de campo de canal N.
- 40 21. El dispositivo de acuerdo con la reivindicación 10, en el que el primer (222, 422), segundo (224, 424), y tercer transistores (220, 420) son transistores de efecto de campo de canal P.
- 45 22. El dispositivo de acuerdo con la reivindicación 10, en el que el segundo transistor (224, 424) se activa o desactiva mediante una señal de control y el tercer transistor (220, 420) se activa o desactiva mediante una señal de control complementaria.
- 50 23. El dispositivo de acuerdo con la reivindicación 4, en el que el dispositivo se implementa con un circuito integrado.
- 50 24. El dispositivo de acuerdo con la reivindicación 23, en el que el primer (222, 422), segundo (224, 424), y tercer transistores (220, 420) forman un circuito de polarización para el transistor de ganancia, y en el que la corriente de salida es una corriente de polarización para el transistor de ganancia.
- 55 25. El dispositivo de acuerdo con la reivindicación 23, en el que el primer (222, 422), segundo (224, 424), y tercer transistores (220, 420) forman una carga activa para el transistor de ganancia, y en el que la corriente de salida es una corriente de carga para el transistor de ganancia.
- 60 26. El dispositivo de acuerdo con las reivindicaciones 4 y 5, en el que el dispositivo se implementa con un circuito integrado.
- 60 27. El dispositivo de acuerdo con la reivindicación 25, que comprende además:
- un cuarto transistor acoplado al transistor de ganancia y operable para activar o desactivar el transistor de ganancia; y
- 65 un quinto transistor acoplado en serie con el transistor de ganancia y operable para aislar el transistor de ganancia a partir de una segunda tensión predeterminada cuando el transistor de ganancia está desactivado, y en el que el transistor de ganancia presenta una baja corriente de fuga cuando está desactivado.




FIG. 1






FIG. 2






FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10