


19



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 618 422**

51 Int. Cl.:

G06F 9/445 (2006.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

96 Fecha de presentación y número de la solicitud europea: **18.04.2013** **E 13164315 (7)**

97 Fecha y número de publicación de la concesión europea: **04.01.2017** **EP 2743828**

54 Título: **Procedimiento y sistema de actualización de firmware para múltiples procesadores**

30 Prioridad:

12.12.2012 TW 101146976

45 Fecha de publicación y mención en BOPI de la traducción de la patente:

21.06.2017

73 Titular/es:

COMPAL BROADBAND NETWORKS INC.
(100.0%)

No.581, Ruiguang Rd., Neihu Dist.
114 Taipei City, TW

72 Inventor/es:

LIN, HUNG-CHE

74 Agente/Representante:

ZEA CHECA, Bernabé

ES 2 618 422 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín Europeo de Patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre Concesión de Patentes Europeas).

PROCEDIMIENTO Y SISTEMA DE ACTUALIZACIÓN DE FIRMWARE PARA MÚLTIPLES PROCESADORES

DESCRIPCIÓN**5 Campo de la invención**

La invención se refiere a un procedimiento de actualización de firmware y sistema relacionado para múltiples procesadores, y se refiere especialmente a un procedimiento de actualización de firmware y sistema relacionado para múltiples procesadores con características de rapidez, estabilidad y facilidad de expansión.

10

Antecedentes de la invención

Con el incremento de los requisitos para aplicaciones multimedia, se requiere un dispositivo electrónico integrado, tal como un dispositivo móvil, una tableta o un decodificador, etc. que reproduzca vídeos en tiempo real y procese muchas interfaces gráficas de usuario. Además, si se añaden efectos de tacto, sonido y luz, puede aumentar aún más la carga de procesamiento del sistema del dispositivo electrónico integrado y un único procesador integrado puede resultar sobrecargado debido a estos cálculos multimedia masivos. Por lo tanto, se requieren múltiples procesadores para aliviar un cuello de botella de rendimiento del sistema.

15

En un sistema integrado con múltiples procesadores integrados, para añadir nuevas características, corregir errores o mejorar la estabilidad, etc., se requiere actualizar cada firmware de los múltiples procesadores. Un procedimiento de actualización de firmware convencional para múltiples procesadores puede cargar secuencialmente el firmware de actualización de cada procesador en un medio de almacenamiento del sistema integrado y actualizar individualmente cada firmware de los múltiples procesadores.

20

Sin embargo, cuando cada procesador carga y actualiza individualmente el firmware individual, se consume un tiempo para realizar la carga del firmware respectivamente, y cuando el firmware de cada procesador es actualizado y cada procesador es reiniciado para ejecutar el nuevo firmware, también puede surgir un problema de compatibilidad. Por ejemplo, un procesador ha ejecutado el nuevo firmware y otro procesador que opera juntamente con el primero todavía está ejecutando el firmware antiguo.

25

Por lo tanto, en el sistema multiprocesador integrado, la actualización rápida del firmware de cada procesador y el mantenimiento simultáneo de la compatibilidad entre todos los procesadores se ha convertido en un tema importante en este campo de la técnica.

30

Resumen de la invención

A este respecto, la presente invención tiene por objeto proporcionar un procedimiento de actualización de firmware y un sistema relacionado para múltiples procesadores con características de rapidez, estabilidad y facilidad de expansión.

35

Esto se consigue con un procedimiento de actualización de firmware y un sistema de actualización de firmware según las reivindicaciones 1 y 8. Las reivindicaciones dependientes pertenecen a otros desarrollos y mejoras correspondientes.

40

Según se observará más claramente a partir de la descripción detallada que sigue a continuación, el procedimiento de actualización de firmware reivindicado, para al menos un procesador, comprende almacenar un firmware empaquetado en una unidad de almacenamiento de firmware empaquetado; leer y analizar una información empaquetada del firmware empaquetado; leer un primer firmware del firmware empaquetado de acuerdo con la información empaquetada para actualizar un firmware de un primer procesador; generar al menos una información de actualización correspondiente a al menos un segundo procesador de acuerdo con la información empaquetada; proporcionar la al menos una información de actualización al correspondiente al menos un segundo procesador y notificar a dicho al menos un segundo procesador que lea al menos un correspondiente segundo firmware del firmware empaquetado para actualizar un firmware del al menos un segundo procesador; y generar una señal de inicio de acuerdo con al menos una correspondiente señal de compleción generada por el al menos un segundo procesador después de la actualización del firmware del al menos un segundo procesador, para notificar al primer procesador y a dicho al menos un segundo procesador que sean reiniciados; en el que el al menos un segundo procesador lee el correspondiente al menos un segundo firmware del firmware empaquetado de acuerdo con la correspondiente al menos una información de actualización para actualizar el firmware del al menos un segundo procesador.

45

Breve descripción de los dibujos

FIG. 1 ilustra un diagrama esquemático de un sistema de actualización de firmware en un multiprocesador de acuerdo con una realización de la presente invención.

50

FIG. 2 ilustra un diagrama esquemático de un proceso de actualización de firmware en un multiprocesador de acuerdo con una realización de la presente invención.

Descripción detallada

5 Refiérase por favor a la FIG. 1, que ilustra un diagrama esquemático de un sistema de actualización de firmware en un multiprocesador 10 de acuerdo con una realización de la presente invención. Según se muestra en la FIG. 1, el sistema de actualización de firmware en el multiprocesador 10 incluye unos procesadores CPU₁-CPU_n, unas unidades de almacenamiento de firmware FW₁-FW_n, un dispositivo de almacenamiento 100 y una unidad de almacenamiento de firmware empaquetado 102. Los procesadores CPU₁-CPU_n están acoplados a las correspondientes unidades de almacenamiento de firmware FW₁ -FW_n respectivamente, y los procesadores CPU₁-CPU_n pueden leer respectivamente el firmware en las unidades de almacenamiento de firmware FW₁-FW_n para operar bajo una operación normal. Las unidades de almacenamiento de firmware FW₁-FW_n que son utilizadas para almacenar el firmware de los procesadores CPU₁-CPU_n, pueden ser una memoria estática de acceso aleatorio (SRAM) o una memoria flash para almacenamiento reutilizable, etc. y pueden combinarse también como una unidad de almacenamiento, lo cual no está limitado en la presente memoria. El dispositivo de almacenamiento 100 se utiliza para almacenar un código de programa 104. El código de programa 104 puede indicar al procesador CPU₁ que realice un proceso de actualización de firmware en el multiprocesador cuando se realiza la actualización de los firmwares de los múltiples procesadores. La unidad de almacenamiento de firmware empaquetado 102 se utiliza para almacenar el firmware de actualización y está acoplada a los procesadores CPU₁-CPU_n, de tal manera que los procesadores CPU₁-CPU_n puedan leer y actualizar los firmwares.

En resumen, cuando se realiza la actualización de los firmwares de los múltiples procesadores, el código de programa 104 almacenado en el dispositivo de almacenamiento 100 puede indicar al procesador CPU₁ que cargue los firmwares de actualización de todos los procesadores CPU₁-CPU_n y almacene los firmwares de actualización en la unidad de almacenamiento de firmware empaquetado 102 e indique al procesador CPU₁ que se comuniquen entre sí y notifique los procedimientos de actualización de firmware utilizando unas líneas de transmisión NET₂-NET_n entre el procesador CPU₁ y los procesadores CPU₂-CPU_n. A continuación, después de que los procesadores CPU₁-CPU_n hayan leído los nuevos firmwares de la unidad de almacenamiento de firmware empaquetado 102 y hayan actualizado los nuevos firmwares en las unidades de almacenamiento de firmware FW₁-FW_n, los procesadores CPU₁-CPU_n son notificados por parte del procesador CPU₁ para que procedan a su reinicio. Como resultado, puesto que los firmwares de actualización de todos los procesadores están combinados y empaquetados, los firmwares de actualización de todos los procesadores son cargados una vez por parte del procesador CPU₁, y se puede evitar el tiempo de carga individual de cada procesador. Además, puesto que el procesador CPU₁ notifica a todos los procesadores que realicen su reinicio, se puede evitar el problema asíncrono entre los múltiples procesadores y se puede mantener la compatibilidad del sistema.

En detalle, obsérvese por favor la FIG. 2, que ilustra un diagrama esquemático de un proceso de actualización de firmware en un multiprocesador 20 de acuerdo con una realización de la presente invención. De acuerdo con una realización de la presente invención, el proceso de actualización de firmware en el multiprocesador 20 es compilado como el código de programa 104 para su almacenamiento en el dispositivo de almacenamiento 100 para controlar el procesador CPU₁ para que actualice los firmwares en el sistema de actualización de firmware en el multiprocesador 10, lo cual no pretende limitar el alcance de la presente invención. Según se muestra en la FIG. 2, el proceso de actualización de firmware en el multiprocesador 20 incluye las siguientes etapas:

45 Etapa 200: Inicio.

Etapa 202: Se almacena un firmware empaquetado PFW en la unidad de almacenamiento de firmware empaquetado 102.

Etapa 204: Se lee y analiza la información empaquetada, denominada HEAD en lo sucesivo, del firmware empaquetado PFW.

50 Etapa 206: Se lee el firmware de actualización del primer procesador CPU₁ del firmware empaquetado PFW de acuerdo con la información empaquetada HEAD para actualizar el firmware almacenado en la unidad de almacenamiento de firmware FW₁.

Etapa 208: Se genera información de actualización INFO₂-INFO_n de los procesadores CPU₂-CPU_n de acuerdo con la información empaquetada HEAD.

55 Etapa 210: Se proporciona la información de actualización INFO₂-INFO_n a los procesadores CPU₂-CPU_n y se notifica a los procesadores CPU₂-CPU_n que lean los firmwares de actualización de los procesadores CPU₂-CPU_n del firmware empaquetado PFW para actualizar los firmwares almacenados en las unidades de almacenamiento de firmware FW₂-FW_n.

60 Etapa 212: Se genera una señal de inicio de acuerdo con señales de compleción DONE₂-DONE_n generadas por los procesadores CPU₂-CPU_n después de que se hayan actualizado los firmwares de los procesadores CPU₂-CPU_n, para notificar a los procesadores CPU₁-CPU_n que realicen su reinicio.

Etapa 214: Fin.

65 En la etapa 202, el procesador CPU₁ carga el firmware empaquetado PFW en la unidad de almacenamiento de firmware empaquetado 102. El firmware empaquetado PFW incluye la información empaquetada HEAD y datos del

firmware de actualización DAT_1-DAT_n. La información empaquetada HEAD es utilizada para registrar información de los datos del firmware de actualización DAT_1-DAT_n, y los datos del firmware de actualización DAT_1-DAT_n son los nuevos datos del firmware de actualización de los procesadores CPU_1-CPU_n.

5 De acuerdo con una realización, la información empaquetada HEAD puede incluir información de actualización TAG_1-TAG_n para registrar la información de los datos del firmware de actualización DAT_1-DAT_n respectivamente. Para la información de actualización TAG_1, la información de actualización TAG_1 incluye una cabecera, una longitud de la información, un código de verificación de la información, una posición de inicio del
10 firmware, una longitud del firmware y un código de verificación del firmware. La cabecera puede registrar información de texto de los datos del firmware de actualización DAT_1, tales como una versión o un propósito para la actualización; la longitud de la información es una longitud de datos de la información de actualización TAG_1; el código de verificación de la información codificado por una comprobación de redundancia cíclica (CRC) para comprobar si los datos de la información de actualización TAG_1 son correctos; la posición de inicio del firmware es una posición de inicio de los datos del firmware de actualización DAT_1 en el firmware empaquetado PFW; la
15 longitud del firmware es una longitud de los datos del firmware de actualización DAT_1; la posición de inicio del firmware y la longitud del firmware pueden utilizarse para obtener los datos del firmware de actualización DAT_1 del firmware empaquetado PFW; y el código de verificación del firmware codificado por el CRC para comprobar si los datos del firmware de actualización DAT_1 son correctos. Obsérvese que la información empaquetada HEAD se utiliza para registrar la información de los datos del firmware de actualización DAT_1-DAT_n en el firmware empaquetado PFW, de modo que los datos del firmware de actualización DAT_1-DAT_n pueden ser obtenidos del
20 firmware empaquetado PFW, lo cual puede hacerse de diferentes maneras como corresponda y sin limitación alguna.

25 En las etapas 202-206, el procesador CPU_1 lee primero la información empaquetada HEAD (que incluye la información de actualización TAG_1-TAG_n) del firmware empaquetado PFW, utiliza la longitud de la información que se encuentra en la información de actualización TAG_1-TAG_n para leer secuencialmente la información de actualización TAG_1-TAG_n, y puede utilizar el código de verificación de la información para comprobar si los datos de la información de actualización TAG_1-TAG_n son correctos. Si los datos de la información de actualización TAG_1-TAG_n no son correctos, el procesador CPU_1 puede indicar que el firmware no puede ser actualizado. A
30 continuación, el procesador CPU_1 lee los datos del firmware de actualización DAT_1 del procesador CPU_1 en la unidad de almacenamiento de firmware empaquetado 102 según la posición de inicio del firmware y la longitud del firmware que se encuentran en la información de actualización TAG_1, utiliza el código de verificación del firmware para su comprobación, y actualiza los datos del firmware de actualización DAT_1 en la unidad de almacenamiento de firmware FW_1.
35

40 En las etapas 208-210, el procesador CPU_1 lee las posiciones de inicio del firmware y las longitudes del firmware que se encuentran en la información de actualización TAG_2-TAG_n para generar la información de actualización INFO_2-INFO_n, y transmite la información de actualización INFO_2-INFO_n a los procesadores CPU_2-CPU_n a través de las líneas de transmisión NET_2-NET_n. Los procesadores CPU_2-CPU_n leen los datos del firmware de actualización DAT_2-DAT_n del firmware empaquetado PFW en la unidad de almacenamiento de firmware empaquetado 102 según la información de actualización INFO_2-INFO_n (que incluye las posiciones de inicio del firmware y las longitudes del firmware), utiliza los códigos de verificación del firmware para su comprobación, y actualiza los datos del firmware de actualización DAT_2-DAT_n en las unidades de almacenamiento de firmware FW_2-FW_n.
45

50 En el etapa 212, después de que se hayan actualizado los firmwares de los procesadores CPU_2-CPU_n, los procesadores CPU_2-CPU_n generan las señales de compleción DONE_2-DONE_n y transmiten las señales de compleción DONE_2-DONE_n al procesador CPU_1 a través de las líneas de transmisión NET_2-NET_n. El procesador CPU_1 determina si se ha indicado que los firmwares tienen que ser actualizados a partir de las señales de compleción DONE_2-DONE_n de acuerdo con los procesadores para realizar la actualización del firmware, y después de que el procesador CPU_1 haya confirmado que se han actualizado los firmwares de los procesadores para realizar la actualización del firmware, el procesador CPU_1 genera la señal de inicio para notificar a los procesadores CPU_1-CPU_n que realicen su reinicio.

55 En otras palabras, la presente invención empaqueta los firmwares de actualización de todos los procesadores CPU_1-CPU_n como el firmware empaquetado PFW para cargarlos una vez en la unidad de almacenamiento de firmware empaquetado 102, y añade la información empaquetada HEAD al firmware empaquetado PFW para registrar la información de cada firmware. A continuación, se utiliza el procesador CPU_1 para analizar la información empaquetada HEAD, y después de que el procesador CPU_1 haya actualizado el firmware en sí, el
60 procesador CPU_1 notifica a los procesadores CPU_2-CPU_n que actualicen el firmware. Después de que se hayan actualizado los firmwares de todos los procesadores, el procesador CPU_1 determina notificar a todos los procesadores que realicen su reinicio. De este modo, puesto que se requiere que el firmware empaquetado sea cargado sólo una vez, se puede reducir el tiempo de carga individual para actualizar el firmware de los procesadores, con el fin de reducir el tiempo de actualización del firmware. Además, después de determinar que se han actualizado los firmwares de todos los procesadores, todos los procesadores son reiniciados. Por lo tanto, se
65

puede evitar el problema de compatibilidad, que se produce cuando un procesador ha ejecutado un nuevo firmware y otro procesador que opera juntamente con el primero todavía está ejecutando el firmware antiguo.

5 Es destacable que, en la realización, el proceso de actualización de firmware en el multiprocesador 20 realiza la actualización del firmware de los procesadores CPU_1-CPU_n. Sin embargo, no todos los procesadores son necesarios para actualizar el firmware, y puede que sólo se necesite una parte de los procesadores para actualizar el firmware. Sólo se requiere que estén empaquetados los firmwares de los procesadores que se necesitan actualizar, y los procesadores necesarios para actualizar el firmware pueden ser obtenidos por medio de la información empaquetada. De esta manera, el proceso de actualización de firmware en el multiprocesador 20 es más expandible y flexible.

15 Específicamente, la realización de la presente invención es empaquetar los firmwares de actualización de los múltiples procesadores como un firmware empaquetado y utilizar el procesador CPU_1 para analizar la información que se encuentra en el firmware empaquetado para realizar el proceso de actualización de firmware en el multiprocesador. Los expertos en la técnica pueden realizar modificaciones o alteraciones como corresponda y sin que estén limitadas en la presente memoria. Por ejemplo, en la realización, el procesador CPU_1 primero actualiza el firmware en sí y notifica a los otros procesadores que actualicen el firmware. Sin embargo, en otra realización, el procesador CPU_1 primero puede notificar a los otros procesadores que actualicen el firmware y luego actualizar el firmware en sí.

20 Adicionalmente, en la realización, el procesador CPU_1 es utilizado para realizar el proceso de actualización de firmware en el multiprocesador. Sin embargo, en otra realización, también se puede utilizar el procesador CPU_2 u otros procesadores, y cualquier procesador, que esté prediseñado de acuerdo con dicho requisito, puede realizar la actualización del firmware de acuerdo con el código de programa del dispositivo de almacenamiento 100 del sistema de actualización de firmware en el multiprocesador 10, y sin limitación alguna.

25 Además, en la realización, el firmware empaquetado PFW incluye el código de verificación para comprobar si la información de actualización y los datos de actualización del firmware son correctos, y cuando los datos son incorrectos, el procesador puede notificar que el firmware no puede ser actualizado, con el fin de confirmar la correcta actualización del firmware. En otras realizaciones, puede utilizarse también otro código o procedimiento de codificación para confirmar la correcta actualización del firmware, y se pueden realizar diferentes modificaciones según corresponda y sin limitación alguna.

35 Además, en la realización, la información empaquetada HEAD del firmware empaquetado PFW se utiliza para registrar la información de todos los firmwares empaquetados en el firmware empaquetado PFW, sin limitación alguna. En otras realizaciones, los datos del firmware pueden tener una longitud fija y la información de longitud fija puede estar registrada en los datos del firmware. De este modo, no se requiere la información empaquetada. Además, el firmware empaquetado PFW también puede ser datos comprimidos, que requieren que primero sean descomprimidos por el procesador y entonces el procesador puede realizar la lectura y el análisis, lo cual puede derivar en diferentes alteraciones según corresponda.

40 En resumen, en la técnica anterior, cuando se actualiza el firmware de los múltiples procesadores, se actualiza el firmware de cada procesador individualmente. Se requiere un tiempo para realizar la carga del firmware respectivamente y también puede aparecer el problema de compatibilidad del sistema. En comparación, la presente invención utiliza el firmware empaquetado y controla el proceso de actualización del firmware en el multiprocesador por parte de un procesador para tener características de rapidez, estabilidad y facilidad de expansión.

REIVINDICACIONES

1. Procedimiento de actualización de firmware (20), para al menos un procesador, caracterizado porque comprende:
 5 almacenar un firmware empaquetado en una unidad de almacenamiento de firmware empaquetado (202);
 leer y analizar una información empaquetada del firmware empaquetado (204);
 leer un primer firmware del firmware empaquetado de acuerdo con la información empaquetada para actualizar
 un firmware de un primer procesador (206);
 generar al menos una información de actualización correspondiente a al menos un segundo procesador de
 acuerdo con la información empaquetada (208);
 10 proporcionar la al menos una información de actualización al correspondiente al menos un segundo procesador y
 notificar a dicho al menos un segundo procesador que lea al menos un correspondiente segundo firmware del
 firmware empaquetado para actualizar un firmware del al menos un segundo procesador (210); y
 generar una señal de inicio de acuerdo con al menos una correspondiente señal de compleción generada por el
 al menos un segundo procesador después de la actualización del firmware del al menos un segundo procesador,
 15 para notificar al primer procesador y a dicho al menos un segundo procesador que sean reiniciados (212);
 en el que el al menos un segundo procesador lee el correspondiente al menos un segundo firmware del firmware
 empaquetado de acuerdo con la correspondiente al menos una información de actualización para actualizar el
 firmware del al menos un segundo procesador;
 en el que la información empaquetada comprende una posición de inicio de datos y un tamaño de datos del
 20 primer firmware en el firmware empaquetado y al menos una posición de inicio de datos y al menos un tamaño de
 datos del al menos un segundo firmware en el firmware empaquetado, y el procedimiento de actualización del
 firmware comprende:
 leer el primer firmware de acuerdo con la posición de inicio de datos y el tamaño de datos del primer firmware en
 la información empaquetada;
 25 generar la correspondiente al menos una posición de inicio de datos y el correspondiente al menos un tamaño de
 datos del al menos un segundo firmware en el firmware empaquetado en la información empaquetada; y generar la
 señal de inicio de acuerdo con la correspondiente al menos una señal de compleción que indica que el firmware de
 todos del al menos un segundo procesador se ha actualizado completamente.
- 30 2. El procedimiento de actualización de firmware de la reivindicación 1, caracterizado porque el firmware
 empaquetado comprende un código de verificación codificado por una comprobación de redundancia cíclica, CRC,
 para comprobar si el firmware empaquetado es correcto.
- 35 3. El procedimiento de actualización de firmware de la reivindicación 1, caracterizado porque el al menos un
 segundo procesador lee el correspondiente al menos un segundo firmware del firmware empaquetado de acuerdo
 con la correspondiente al menos una posición de inicio de datos y el correspondiente al menos un tamaño de datos
 del al menos un segundo firmware.
- 40 4. Un sistema de actualización de firmware (10), para al menos un procesador (CPU_1-CPU_n), caracterizado
 porque comprende:
 un primer procesador (CPU_1);
 al menos un segundo procesador (CPU_2-CPU_n); y
 un dispositivo de almacenamiento (100), que almacena un código de programa (104), en el que el código de
 programa (104) indica al primer procesador (CPU_1) que realice un procedimiento de actualización de firmware (20),
 45 y el procedimiento de actualización de firmware (20) comprende:
 almacenar un firmware empaquetado en una unidad de almacenamiento de firmware empaquetado (202);
 leer y analizar una información empaquetada del firmware empaquetado (204);
 leer un primer firmware del firmware empaquetado de acuerdo con la información empaquetada para actualizar
 un firmware de un primer procesador (206);
 50 generar al menos una información de actualización correspondiente a al menos un segundo procesador de
 acuerdo con la información empaquetada (208);
 proporcionar la al menos una información de actualización al correspondiente al menos un segundo procesador y
 notificar a dicho al menos un segundo procesador que lea al menos un correspondiente segundo firmware del
 firmware empaquetado para actualizar un firmware del al menos un segundo procesador (210); y
 55 generar una señal de inicio de acuerdo con al menos una correspondiente señal de compleción generada por el
 al menos un segundo procesador después de la actualización del firmware del al menos un segundo procesador,
 para notificar al primer procesador y a dicho al menos un segundo procesador que sean reiniciados (212);
 en el que el al menos un segundo procesador lee el correspondiente al menos un segundo firmware del firmware
 empaquetado de acuerdo con la correspondiente al menos una información de actualización para actualizar el
 60 firmware del al menos un segundo procesador;
 en el que la información empaquetada comprende una posición de inicio de datos y un tamaño de datos del
 primer firmware en el firmware empaquetado y al menos una posición de inicio de datos y al menos un tamaño de
 datos del al menos un segundo firmware en el firmware empaquetado, y el procedimiento de actualización del
 firmware comprende:
 65 leer el primer firmware de acuerdo con la posición de inicio de datos y el tamaño de datos del primer firmware en

la información empaquetada;

generar la correspondiente al menos una posición de inicio de datos y el correspondiente al menos un tamaño de datos del al menos un segundo firmware en el firmware empaquetado en la información empaquetada; y

5 generar la señal de inicio de acuerdo con la correspondiente al menos una señal de compleción que indica que el firmware de todos del al menos un segundo procesador se ha actualizado completamente.

5. El sistema de actualización de firmware de la reivindicación 4, caracterizado porque el firmware empaquetado comprende un código de verificación codificado por una comprobación de redundancia cíclica, CRC, para comprobar si el firmware empaquetado es correcto.

10 6. El sistema de actualización de firmware de la reivindicación 4, caracterizado porque el al menos un segundo procesador lee el correspondiente al menos un segundo firmware del firmware empaquetado de acuerdo con la correspondiente al menos una posición de inicio de datos y el correspondiente al menos un tamaño de datos del al menos un segundo firmware.

15




FIG. 1




FIG. 2