


19



OFICINA ESPAÑOLA DE  
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 622 828**

51 Int. Cl.:

**H04N 1/193** (2006.01)

**H04N 9/73** (2006.01)

**H04N 1/40** (2006.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

96 Fecha de presentación y número de la solicitud europea: **20.03.2007 E 07251167 (8)**

97 Fecha y número de publicación de la concesión europea: **15.03.2017 EP 1838080**

54 Título: **Circuito de procesamiento de señal de imagen, dispositivo de lectura de imagen y aparato de formación de imagen**

30 Prioridad:

**20.03.2006 JP 2006076494**

45 Fecha de publicación y mención en BOPI de la traducción de la patente:

**07.07.2017**

73 Titular/es:

**RICOH COMPANY, LTD. (100.0%)  
3-6, NAKAMAGOME 1-CHOME, OHTA-KU  
TOKYO 143-8555, JP**

72 Inventor/es:

**TSUKAHARA, HAJIME y  
KANNO, TOHRU**

74 Agente/Representante:

**VALLEJO LÓPEZ, Juan Pedro**

ES 2 622 828 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín Europeo de Patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre Concesión de Patentes Europeas).

## DESCRIPCIÓN

Circuito de procesamiento de señal de imagen, dispositivo de lectura de imagen y aparato de formación de imagen

5 Las realizaciones a modo de ejemplo de la presente invención se refieren, en general, a un circuito de procesamiento de señal de imagen y un dispositivo de lectura de imagen o un aparato de formación de imagen que incorpora el circuito de procesamiento de señal de imagen.

10 Tal como se ilustra en la figura 1A, un dispositivo de lectura de imagen, que se puede incorporar en un aparato de formación de imagen, está dotado de un dispositivo de escritura óptica 101 que forma una imagen óptica de un original, un sensor de imagen 102 que convierte la imagen óptica en una señal de imagen ("RO", "GO", "BO"), y un circuito de procesamiento de señal de imagen 103 que aplica diversos procesamientos de señal a la señal de imagen tales como una conversión de analógico a digital antes de que la señal de imagen se emita como datos de imagen ("DRO", "DGO", "BGO"). En este ejemplo, las componentes de señal de imagen RO, GO y BO se corresponden, de forma respectiva, con los colores rojo, verde y azul. Los datos de imagen DRO, DGO y BGO se corresponden, de forma respectiva, con los colores rojo, verde y azul.

20 Antes de aplicar diversos procesamientos de señal tales como una conversión de analógico a digital mediante el uso de un convertidor de analógico a digital ("ADC", *analog digital converter*), el circuito de procesamiento de señal de imagen 103 por lo general amplifica la señal de imagen usando un amplificador de ganancia variable ("VGA", *variable gain amplifier*), por ejemplo, tal como se describe en la patente de Japón con n.º 3262609 o la publicación de solicitud de patente de Japón con n.º S63-224475. La ganancia del amplificador de ganancia variable se controla por medio de un controlador 106, que se proporciona en el exterior del circuito de procesamiento de señal de imagen 103, de tal modo que el nivel de señal de los datos de imagen que se emiten a partir del circuito de procesamiento de señal de imagen 103 se mantiene en torno a un nivel objetivo que se ha determinado previamente.

30 Por ejemplo, el dispositivo de escritura óptica 101 se puede dotar de una placa de referencia de color blanco, que se usa para obtener un valor de nivel de color blanco de los datos de imagen que son leídos por el dispositivo de lectura de imagen. La ganancia del amplificador de ganancia variable se puede controlar sobre la base del resultado de determinación que indica si el valor de nivel de color blanco que se obtiene a partir de los datos de imagen es sustancialmente igual a un valor de nivel de color blanco objetivo que se ha establecido previamente para el dispositivo de lectura de imagen. Haciendo referencia a la figura 1A, el circuito de cálculo de promedio 104 elimina una componente de ruido con respecto a los datos de imagen DGO, que se corresponden con la componente de color verde de los datos de imagen que se obtienen mediante la lectura de la placa de referencia de color blanco. El circuito de detección de picos 105 detecta el valor de pico de los datos de imagen DGO, que indica el valor de nivel de color blanco de los datos de imagen. El controlador 106 determina si el valor de pico detectado es sustancialmente igual al valor de nivel de color blanco objetivo, calcula el valor de la ganancia cuando el valor de pico detectado no es sustancialmente igual al valor de nivel de color blanco objetivo, y emite el valor de ganancia calculado al circuito de procesamiento de señal de imagen 103. El valor de ganancia calculado se introduce adicionalmente en el amplificador de ganancia variable por medio de un bus de direcciones de datos para almacenarse en un registro de ganancia que está provisto en el amplificador de ganancia variable. El amplificador de ganancia variable amplifica la señal de imagen con la ganancia que tiene el valor calculado que está almacenado en el registro de ganancia para ajustar el valor de nivel de color blanco de los datos de imagen. La operación de control de ganancia que se ha descrito en lo que antecede se puede realizar cada vez que se enciende el dispositivo de lectura de imagen o el aparato de formación de imagen. Por ejemplo, el controlador 106 puede ejecutar el programa de control de ganancia cada vez que se enciende el dispositivo de lectura de imagen o el aparato de formación de imagen, y realiza la operación de control de ganancia de acuerdo con el programa de control de ganancia.

45 No obstante, la realización de la operación de control de ganancia usando el programa de soporte lógico puede aumentar la carga de trabajo del controlador 106 o el trabajo que se requiere para diseñar el programa de soporte lógico que es usado por el controlador 106. Además, con el fin de empezar la operación de control de ganancia, en primer lugar es necesario que se active el controlador 106, aumentando de este modo el tiempo que se requiere para realizar la operación de control de ganancia. Además, debido a que la operación de control de ganancia se realiza por lo general cuando se activa la alimentación del dispositivo de lectura de imagen o el aparato de formación de imagen, puede aumentar el tiempo que se requiere para arrancar el dispositivo de lectura de imagen o el aparato de formación de imagen.

50 Además, debido a que es necesario que el controlador 106 se comunique con el circuito de procesamiento de señal de imagen 103 por medio de un cable, tal como un colector de cables, durante la operación de control de ganancia, la fiabilidad del resultado que se obtiene mediante la realización de la operación de control de ganancia puede ser baja cuando las comunicaciones entre el controlador 106 y el circuito de procesamiento de señal de imagen 103 no son fiables.

60 Además, debido a que el controlador 106 puede no operar de forma síncrona con el circuito de procesamiento de señal de imagen 103, puede no ser evidente cuándo se introduce información con respecto al valor de pico de los datos de imagen DGO en el controlador 106. Por esta razón, puede ser necesario que el controlador 106 espere un

periodo de tiempo previamente determinado antes de empezar la operación de control de ganancia. Por ejemplo, tal como se ilustra en la figura 1B, el controlador 106 emite una señal de puerta de muestreo y retención SHGT que tiene el nivel bajo para dar lugar a que el circuito de detección de picos 105 detecte el valor de pico de los datos de imagen DGO. El circuito de procesamiento de señal de imagen 103 funciona en sincronización con la señal de sincronización de línea XLSYNC, que se introduce en el circuito de procesamiento de señal de imagen 103 mediante el dispositivo de escritura óptica 101. Debido a que el controlador 106 no es sincrónico con la señal de sincronización de línea XLSYNC, el controlador 106 espera un periodo de tiempo previamente determinado  $T_d$  para asegurar que se ha completado la detección de valor de pico antes de calcular y establecer la ganancia durante un periodo de tiempo  $T_s$ . En este ejemplo, el periodo de tiempo  $T_d$ , que se corresponde con el tiempo en el que se realiza la detección de valor de pico, se establece sustancialmente igual a dos ciclos de la señal de sincronización de línea XLSYNC.

A la luz de lo anterior, existe la necesidad de proporcionar un circuito de procesamiento de señal de imagen en el que se reduzca el trabajo o el tiempo que se requiere para realizar la operación de control de ganancia, al tiempo que se mantiene la fiabilidad de la operación de control de ganancia.

El documento JP 6189132A divulga un lector de imagen con un ADC y una amplificación de ganancia variable AMP. La cantidad de luz, el factor de amplificación de la AMP y la referencia del convertidor A/D se pueden ajustar mediante la detección del valor medio de una pluralidad de imágenes, continuando en una dirección de exploración principal y realimentando este a partir de un convertidor D/A.

El documento US 4638350 divulga un iris para ajustar la cantidad de luz que se suministra a una disposición de detección de imagen; unos circuitos de control de ganancia para ajustar las ganancias de amplificación de unas señales de diferencia monocromas o en color que se obtienen a partir de la disposición de detección de imagen; una disposición de detección de picos para detectar los valores de pico de las señales de diferencia monocromas o en color; un control de equilibrio para controlar los circuitos de control de ganancia para el ajuste del equilibrio del color blanco de acuerdo con las señales que se obtienen a partir de la disposición de detección de picos; y un control de iris para controlar el iris de tal modo que la salida de la disposición de detección de imagen se vuelva más baja cuando los circuitos de control de ganancia se encuentran bajo el control del control de equilibrio que cuando estos se encuentran en una condición fotográfica normal.

El documento US 6032864 divulga un dispositivo de formación de imagen de CCD con un control automático de ganancia.

El documento US 2005/0024246A divulga un aparato de lectura de imagen para leer un original, que comprende una fuente de luz para explorar el original, un convertidor fotoeléctrico para convertir la luz que se refleja a partir del original en cada píxel en una señal analógica, un convertidor A/D que está eléctricamente conectado con el convertidor fotoeléctrico para convertir la señal analógica de cada píxel procedente del convertidor fotoeléctrico en una señal digital, unos medios de ajuste que están eléctricamente conectados entre el convertidor fotoeléctrico y el convertidor A/D para realizar un procesamiento de desplazamiento y un procesamiento de ganancia de la señal analógica procedente del convertidor fotoeléctrico, una memoria que está eléctricamente conectada con los medios de ajuste para almacenar una fórmula que representa una correlación entre un valor de desplazamiento a usar para el procesamiento de desplazamiento y un valor de ganancia a usar para el procesamiento de ganancia, y unos medios de cálculo de valor de desplazamiento para obtener el valor de desplazamiento que se corresponde con el valor de ganancia a usar para el procesamiento de ganancia de la señal analógica procedente del convertidor fotoeléctrico usando la fórmula que está almacenada en la memoria cuando se explora el original.

La presente invención es un circuito tal como se define en la reivindicación 1.

Tal como se describe en lo sucesivo, los medios de entrada se pueden corresponder con un terminal de entrada. Los medios de muestreo se pueden corresponder con un circuito de muestreo y retención. Los medios de amplificación se pueden corresponder con un amplificador de ganancia variable o un amplificador digital. Los medios de control automático de ganancia se pueden corresponder con un circuito de control de ganancia.

Más en concreto, en un ejemplo, los medios de amplificación se pueden corresponder con el amplificador de ganancia variable que amplifica la señal de imagen muestreada que se emite a partir del circuito de muestreo y retención para emitir una señal de imagen amplificada, y el convertidor de analógico a digital que convierte la señal de imagen amplificada en unos datos de imagen amplificados. En tal caso, el circuito de control de ganancia controla la ganancia del amplificador de ganancia variable.

En otro ejemplo, los medios de amplificación se pueden corresponder con un amplificador digital que amplifica los datos de imagen digitalizados con la ganancia para emitir los datos de imagen amplificados. En tal caso, el circuito de control de ganancia controla la ganancia, a la que se puede hacer referencia como coeficiente de multiplicación, del amplificador digital.

Además, los medios de control automático de ganancia pueden incluir unos medios para almacenar el valor ajustado de la ganancia, tal como un registro de ganancia. El valor ajustado se puede controlar por medio de una señal de control que se recibe del exterior del circuito.

5 En otro ejemplo, la temporización con la que los medios de control automático de ganancia empiezan a detectar el nivel de señal de los datos de imagen amplificados se puede controlar por medio de una señal seleccionada de una señal de control de puerta que se introduce en los medios de control desde el exterior en sincronización con una señal de sincronización de línea; y una señal de control de registro que se introduce en los medios de control desde el exterior en sincronización con la señal de sincronización de línea. En tal caso, la señal de control de puerta puede especificar un intervalo que se corresponde con un área eficaz de imagen de la señal de imagen.

Además, la temporización con la que los medios de control automático de ganancia terminan de establecer la ganancia se puede controlar por medio de la señal seleccionada de la señal de control de puerta y la señal de control de registro. Adicionalmente, la temporización con la que los medios de control terminan de establecer la ganancia se puede controlar adicionalmente por medio de una señal de control de líneas de registro que se introduce en los medios de control automático de ganancia desde el exterior en sincronización con la señal de sincronización de línea.

Además, el circuito de procesamiento de señal de imagen puede incluir unos medios para almacenar al menos uno del resultado de determinación y un nivel de señal resultante de unos datos de imagen que se obtienen mediante la amplificación con la ganancia que tiene el valor ajustado.

Cualquier realización a modo de ejemplo de los circuitos de procesamiento de señal de imagen que se han descrito en lo que antecede se puede incorporar en cualquier dispositivo de lectura o aparato de formación de imagen deseado. Por ejemplo, el dispositivo de lectura de imagen puede incluir unos medios para formar una imagen óptica del original; unos medios para convertir la imagen óptica en la señal de imagen; y unos medios para aplicar un procesamiento de imagen a los datos de imagen amplificados para generar unos datos explorados, además de uno cualquiera de los circuitos de procesamiento de señal de imagen que se han descrito en lo que antecede. El aparato de formación de imagen puede incluir el dispositivo de lectura de imagen que se ha descrito en lo que antecede, y un dispositivo de formación de imagen que forma una imagen de tóner de acuerdo con los datos explorados que se emiten a partir del dispositivo de lectura de imagen.

Una consideración más completa de la divulgación y de muchas de las ventajas concomitantes de la misma se obtendrá fácilmente a medida que la misma se vaya entendiendo mejor por referencia a la siguiente descripción detallada cuando se considere en conexión con los dibujos adjuntos, en los que:

la figura 1A es un diagrama de bloques esquemático que ilustra la estructura de un dispositivo de lectura de imagen de la técnica anterior;

la figura 1B es un diagrama de temporización que ilustra una operación de control de ganancia que es realizada por un controlador del dispositivo de lectura de imagen de la técnica anterior que se muestra en la figura 1A;

la figura 2 es un diagrama de bloques esquemático que ilustra la estructura de un dispositivo de lectura de imagen, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 3 es una vista en sección transversal que ilustra la estructura de un dispositivo de escritura óptica del dispositivo de lectura de imagen que se muestra en la figura 2, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 4 es un diagrama de circuito esquemático que ilustra un circuito de procesamiento de señal de imagen del dispositivo de lectura de imagen que se muestra en la figura 2, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 5 es un diagrama de circuito esquemático que ilustra un circuito de control automático de ganancia del circuito de procesamiento de señal de imagen que se muestra en la figura 4, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 6 es un diagrama de flujo que ilustra una operación de control de ganancia, que es realizada por el circuito de control automático de ganancia que se muestra en la figura 5, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 7 es un diagrama de temporización que ilustra una operación de control de ganancia que es realizada por el circuito de control automático de ganancia que se muestra en la figura 5, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 8 es un diagrama de circuito esquemático que ilustra un circuito de procesamiento de señal de imagen del dispositivo de lectura de imagen que se muestra en la figura 2, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 9 es un diagrama de circuito esquemático que ilustra un circuito de procesamiento de señal de imagen del dispositivo de lectura de imagen que se muestra en la figura 2, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 10 es un diagrama de circuito esquemático que ilustra un circuito de procesamiento de señal de imagen del dispositivo de lectura de imagen que se muestra en la figura 2, de acuerdo con una realización a modo de ejemplo de la presente invención;

la figura 11 es un diagrama de circuito esquemático que ilustra un circuito de control automático de ganancia que se muestra en la figura 10, de acuerdo con una realización a modo de ejemplo de la presente invención;  
 la figura 12 es un diagrama de temporización que ilustra la temporización para empezar la detección de valor de pico, de acuerdo con una realización a modo de ejemplo de la presente invención;  
 5 la figura 13 es un diagrama de circuito esquemático que ilustra un circuito de control automático de ganancia, de acuerdo con una realización a modo de ejemplo de la presente invención;  
 las figuras 14A a 14D son unos diagramas de temporización que ilustran una operación de control de ganancia, que es realizada por el circuito de control automático de ganancia que se muestra en la figura 13;  
 la figura 15 es un diagrama de circuito esquemático que ilustra un circuito de control automático de ganancia, de acuerdo con una realización a modo de ejemplo de la presente invención;  
 10 la figura 16 es un diagrama de circuito esquemático que ilustra un circuito de control automático de ganancia, de acuerdo con una realización a modo de ejemplo de la presente invención; y  
 la figura 17 es un diagrama de bloques esquemático que ilustra la estructura de un aparato de formación de imagen que incorpora el dispositivo de lectura de imagen que se muestra en la figura 2, de acuerdo con una  
 15 realización a modo de ejemplo de la presente invención.

Al describir las realizaciones a modo de ejemplo que se ilustran en los dibujos, se emplea por claridad una terminología específica. No obstante, no se tiene por objeto que la divulgación de la presente memoria descriptiva de patente esté limitada a la terminología específica seleccionada y se ha de entender que cada elemento específico incluye todos los equivalentes técnicos que funcionen de una forma similar. Por ejemplo, se tiene por objeto que las formas singulares “un”, “una” y “el / la” incluyan también las formas plurales, a menos que el contexto indique claramente lo contrario.

Haciendo referencia a continuación a los dibujos, en los que números de referencia semejantes designan partes idénticas o correspondientes por la totalidad de las varias vistas, la figura 2 ilustra una porción seleccionada de un dispositivo de lectura de imagen 60 de acuerdo con una realización a modo de ejemplo de la presente invención. El dispositivo de lectura de imagen 60 se puede implementar por medio de un escáner capaz de leer un original P para dar unos datos explorados. El dispositivo de lectura de imagen 60 incluye un dispositivo de escritura óptica 2, un dispositivo de carga acoplada (CCD, *charged coupled device*) 6, un circuito de procesamiento de señal de imagen 10, un circuito de corrección de sombreado 61, un procesador digital 62, un controlador de escáner 63, un dispositivo de accionamiento 64, un controlador de luz 65 y un sensor 66.

El dispositivo de escritura óptica 2 forma una imagen óptica del original P sobre una superficie de formación de imagen del CCD 6, por ejemplo, tal como se describe en lo sucesivo haciendo referencia a la figura 3. El CCD 6 convierte la imagen óptica en una señal de imagen analógica. En este ejemplo, el CCD 6 se puede implementar por medio de un sensor de formación de imagen lineal en color capaz de emitir tres componentes de señal de imagen que se corresponden, de forma respectiva, con el color rojo, el color verde y el color azul. Como alternativa, el CCD 6 puede emitir una señal de imagen que tiene una componente de señal de imagen monocroma, cuando el original P es una imagen monocroma. El circuito de procesamiento de señal de imagen 10 aplica diversos procesamientos de señal a las componentes de señal de imagen que se emiten a partir del CCD 6, incluyendo la amplificación y la conversión de analógico a digital, y emite las señales de imagen como datos de imagen.

El circuito de corrección de sombreado 61 aplica una corrección de sombreado a los datos de imagen que se emiten a partir del circuito de procesamiento de señal de imagen 10, usando unos datos de corrección de sombreado que están almacenados en una memoria. Los datos de corrección de sombreado se pueden obtener mediante la lectura de una placa de referencia de color blanco 8 (la figura 3) que está provista en el dispositivo de escritura óptica 2. El procesador digital 62 aplica diversos procesamientos de señal a los datos de imagen, incluyendo, por ejemplo, ampliación, conversión de gamma o conversión de color. Los datos de imagen procesados se emiten como datos explorados para un procesamiento adicional, por ejemplo, a un ordenador personal o una impresora. Como alternativa, los datos explorados se pueden almacenar en cualquier memoria deseada.

El controlador de escáner 63 controla el funcionamiento del dispositivo de lectura de imagen 60. El controlador de escáner 63 se puede implementar por medio de un microprocesador, una memoria que es usada por el microprocesador tal como una memoria de solo lectura (ROM, *read only memory*) o una memoria de acceso aleatorio (RAM, *random access memory*), etc. El dispositivo de accionamiento 64 acciona diversos dispositivos que se proporcionan en el dispositivo de lectura de imagen 60, incluyendo, por ejemplo, un primer carro 3 (la figura 3), un segundo carro 4 (la figura 3) o un ventilador de enfriamiento. El controlador de luz 65 controla una fuente de luz 7 (la figura 3) del dispositivo de escritura óptica 2 mediante el encendido o el apagado de la fuente de luz 7. El sensor 66 detecta diversas informaciones, incluyendo la posición de partida del primer carro 3 o el segundo carro 4, la temperatura de la fuente de luz 7, etc.

Haciendo referencia a continuación a la figura 3, se explica una estructura a modo de ejemplo del dispositivo de escritura óptica 2. El dispositivo de escritura óptica 2 incluye un vidrio de exposición 1, el primer carro 3 que tiene la fuente de luz 7 y un primer espejo 3 a, el segundo carro 4 que tiene un segundo espejo 4a y un tercer espejo 4b, una lente de formación de imagen 5 y una placa de referencia 8.

Durante la operación de exploración, cuando el original P está colocado sobre el vidrio de exposición 1, el primer carro 3 empieza a moverse en la dirección de exploración secundaria indicada por la flecha hasta la posición indicada por "P3" en la figura 1 con la velocidad V. Al mismo tiempo, el segundo carro 4 empieza a moverse en la dirección de exploración secundaria hasta la posición indicada por "P4" en la figura 1 con una velocidad que es la mitad de la velocidad V, por ejemplo, 2/V. Además, la fuente de luz 7, que se proporciona por debajo del vidrio de exposición 1, irradia luz hacia la superficie del original P. La luz que se refleja a partir de la superficie del original P se orienta por medio del primer espejo 3a hacia el segundo espejo 4a y el tercer espejo 4b, y adicionalmente hacia la lente de formación de imagen 5. La lente de formación de imagen 5 forma la imagen óptica sobre la superficie de formación de imagen del CCD 6. El CCD 6 convierte la imagen óptica, línea a línea, en la señal de imagen, y emite la señal de imagen al circuito de procesamiento de señal de imagen 10 que se muestra en la figura 2.

Además de explorar el original P para dar los datos de imagen, el CCD 6 puede obtener un valor de nivel de color blanco de los datos de imagen, que se puede usar para un procesamiento adicional, incluyendo una operación de control de ganancia y/o una corrección de sombreado. El valor de nivel de color blanco se obtiene mediante la lectura de la placa de referencia de color blanco 8, que se proporciona en un lado del vidrio de exposición 1.

Haciendo referencia a continuación a la figura 4, la estructura del circuito de procesamiento de señal de imagen 10 se explica de acuerdo con una realización a modo de ejemplo de la presente invención.

El circuito de procesamiento de señal de imagen 10, que es un circuito integrado, está acoplado con el CCD 6 por medio de los condensadores Cr, Cg y Cb. Cada uno de los condensadores Cr, Cg y Cb funciona como el condensador de acoplamiento de corriente alterna (CA) de entrada. En este ejemplo, el CCD 6, que se puede implementar por medio de un sensor de imagen lineal en color, emite una componente de señal de imagen de color rojo RO, una componente de señal de imagen de color verde GO y una componente de señal de imagen de color azul BO. La componente de señal de imagen de color rojo RO se introduce en un terminal de entrada 11R del circuito de procesamiento de señal de imagen 10 como una componente de señal de entrada de color rojo RIN. La componente de señal de imagen de color verde GO se introduce en un terminal de entrada 11G del circuito de procesamiento de señal de imagen 10 como una componente de señal de entrada de color verde GIN. La componente de señal de imagen de color azul BO se introduce en un terminal de entrada 11B del circuito de procesamiento de señal de imagen 10 como una componente de señal de entrada de color azul BIN. Después de la aplicación de un procesamiento de señal, el circuito de procesamiento de señal de imagen 10 emite unos datos de imagen de color rojo DRO, unos datos de imagen de color verde DGO y unos datos de imagen de color azul DBO respectivamente a través de los terminales de salida 16R, 16G y 16B.

Haciendo aún referencia a la figura 4, el circuito de procesamiento de señal de imagen 10 incluye una primera sección que procesa la componente de señal de entrada de color rojo RIN, una segunda sección que procesa la componente de señal de entrada de color verde GIN y una tercera sección que procesa la componente de señal de entrada de color azul BIN. Cada sección incluye un circuito de fijación (CLMP) 12, un circuito de muestreo y retención (SH) 13, un amplificador de ganancia variable (VGA, *variable gain amplifier*) 14 y un convertidor de analógico a digital (ADC, *analog digital converter*) 15. El CLMP 12 determina un nivel de potencial de referencia del circuito de procesamiento de señal de imagen 10. El SH 13 muestrea y retiene un intervalo específico de la componente de señal de entrada RIN, GIN o BIN. El VGA 14 amplifica la señal muestreada con una ganancia que tiene el valor que se obtiene mediante la realización de la operación de control de ganancia. El ADC 15 convierte la señal amplificada de analógico a digital para generar unos datos de imagen.

El circuito de procesamiento de señal de imagen 10 incluye adicionalmente un circuito de generación de temporización y de interconexión (TG I/F, *timing generator and interface*) 18. El circuito de TG I/F 18 recibe una o más señales de control incluyendo la señal de señal de fijación (CLMPIN), la señal de muestreo y retención (SH, *sample hold*) y la señal de reloj principal (MCLK, *main clock*) a partir de un ASIC que está acoplado con el circuito de procesamiento de señal de imagen 10. La señal de fijación (CLMPIN) funciona como una señal de control de puerta para controlar, de forma respectiva, el CLMP 12R, 12G y 12B. Cuando la señal CLMPIN tiene el nivel alto, los condensadores de CA Cr, Cg y Cb están cargados. Entonces, el nivel de potencial del circuito de procesamiento de señal de imagen 10 se establece al nivel de potencial de la señal de imagen que se emite a partir del CCD 6. La señal SH es una señal de reloj de muestreo para controlar, de forma respectiva, el SH 13R, 13G y 13B. Cuando la señal SH tiene el nivel alto, el SH 13 muestrea y retiene un intervalo específico de la señal de imagen que se emite a partir del CCD 6 para emitir la señal de imagen muestreada. La señal MCLK es una señal de referencia para controlar el circuito de procesamiento de señal de imagen 10. Sobre la base de la señal MCLK, el TG I/F 18 genera la señal de reloj de analógico a digital (ADCLK, *analog digital clock*), que es una señal de reloj para controlar, de forma respectiva, el ADC 15R, 15G y 15B. Por razones de simplicidad, la señal ADCLK se puede omitir de una cualquiera de las figuras 8, 9 y 10.

Adicionalmente, el circuito de TG I/F 18 recibe una o más señales de control incluyendo la señal de reloj serie (SCLK, *serial clock*), la señal de datos serie (SD, *serial data*), la señal de selección de microplaca (CS, *chip select*) y la señal de puerta de muestreo y retención (SHGT, *sample hold gate*) procedente del controlador de escáner 63 de la figura 2. La señal SCLK es una señal de reloj que se usa para controlar la operación de leer de o de escribir en un registro del circuito de procesamiento de señal de imagen 10 por medio de una interfaz serie. La señal SD son unos

datos de escritura a escribir en el registro del circuito de procesamiento de señal de imagen 10. La señal CS controla el tiempo en el que se accede a la interfaz serie. Por ejemplo, cuando la señal CS tiene el nivel bajo, se introducen la señal SCLK y la señal SD. La señal SHGT es una señal de control de puerta que se usa para controlar la temporización en relación con la operación de control de ganancia, por ejemplo, tal como se describe en lo sucesivo haciendo referencia a la figura 5 o 6.

Tal como se describe en lo sucesivo, el TG I/F 18 puede recibir cualquier número deseado o cualquier tipo deseado de señales de control desde el exterior del circuito de procesamiento de señal de imagen 10. En un ejemplo, además de la señal SD, una señal SDI se puede introducir en el TG I/F 18. La señal SDI son unos datos de lectura a leer del registro del circuito de procesamiento de señal de imagen 10.

El circuito de procesamiento de señal de imagen 10 incluye adicionalmente un circuito de control automático de ganancia (AGC) 17. Cuando la señal SHGT que tiene el nivel bajo se introduce desde el circuito de TG I/F 18 después de que se hayan introducido las componentes de señal de entrada RIN, GIN y BIN, el AGC 17 detecta el valor de pico de los datos de imagen de color verde DGO que se emiten a partir del ADC 15G, y ajusta el valor de la ganancia sobre la base del resultado de determinación que indica si el valor de pico es sustancialmente igual al valor de nivel de color blanco objetivo.

Haciendo referencia a la figura 5, el AGC 17 incluye un circuito de cálculo de promedio 171, un circuito de detección de picos 172, una memoria 173, un circuito de cálculo de ganancia 174, un circuito de comparación 175 y un registro de ganancia 176.

El circuito de cálculo de promedio 171 introduce una línea de los datos de imagen de color verde DGO que se emiten a partir del ADC 15G como datos de entrada DIN. El circuito de cálculo de promedio 171 elimina una componente de ruido con respecto a los datos de entrada DIN, por ejemplo, mediante el cálculo del promedio de los píxeles que están contenidos en los datos de entrada DIN. En este ejemplo, se usan preferiblemente los datos de imagen de color verde DGO debido a que los datos de imagen de color verde DGO tienden a tener el nivel de brillo alto. Como alternativa, se pueden usar los datos de imagen de color rojo DRO o los datos de imagen de color azul BRO.

Cuando la señal SHGT que tiene el nivel bajo se introduce desde el TG I/F 18, el circuito de detección de picos 172 detecta el valor de pico de una línea de los datos de imagen DIN en sincronización con la señal de sincronización de línea XLSYNC que se introduce a partir del TG I/F 18. Cuando se ha completado la detección de valor de pico, el circuito de detección de picos 172 notifica al circuito de cálculo de ganancia 174 que la detección se ha completado mediante la emisión de la señal INT\_Peak que tiene el nivel H.

El circuito de comparación 175 compara entre el valor de pico que es detectado por el circuito de detección de picos 172 y el valor de nivel de color blanco objetivo, que está almacenado en la memoria 173, para emitir un resultado de comparación. Por ejemplo, el circuito de comparación 175 puede obtener la diferencia entre el valor de pico y el valor de nivel de color blanco objetivo, y emitir la diferencia como el resultado de comparación.

Cuando el resultado de comparación indica que el valor de pico no es sustancialmente igual al valor de nivel de color blanco objetivo, el circuito de cálculo de ganancia 174 calcula la ganancia sobre la base de la diferencia entre el valor de pico y el valor de nivel de color blanco objetivo para generar unos datos de ganancia GDATA, y envía los datos de ganancia GDATA al registro de ganancia 176. La ganancia que está almacenada en el registro de ganancia 176 puede ser usada por el VGA 14R, 14G o 14B cuando se amplifica la señal de imagen. Entonces, el circuito de cálculo de ganancia 174 emite la señal P\_TG que tiene el nivel alto al circuito de detección de picos 17 para notificar que se ha completado el cálculo de ganancia. Tras la recepción de la señal P\_TG que tiene el nivel alto, el circuito de detección de picos 17 empieza a detectar el valor de pico de la siguiente línea de los datos de entrada DIN.

Tal como se describe en lo sucesivo, el dispositivo de lectura de imagen 60 puede incorporar un circuito de procesamiento de señal de imagen que tiene la estructura diferente de la estructura que se muestra en la figura 4. En un ejemplo, el VGA 14 de la figura 4 se puede sustituir por un amplificador digital, que se puede proporcionar entre el ADC 15 y el terminal de salida 16. Además, el AGC 17 está acoplado con el amplificador digital. En tal caso, el ADC 15 convierte la señal de imagen que se recibe del SH 13 de analógico a digital para emitir los datos de imagen al amplificador digital. El amplificador digital amplifica los datos de imagen con un coeficiente de multiplicación. El coeficiente de multiplicación se controla por medio del ADC 17 de una forma sustancialmente similar a como se ha descrito en lo que antecede haciendo referencia a la figura 5. En otro ejemplo, el amplificador digital se puede proporcionar además del VGA 14 de la figura 4.

En otro ejemplo, el nivel lógico de la señal de control se puede establecer de forma diferente. Por ejemplo, se puede invertir uno cualquiera de los niveles lógicos que se han descrito en lo que antecede, que son usados por el circuito de procesamiento de señal de imagen 10, siempre que el circuito de procesamiento de señal de imagen 10 funcione de una forma sustancialmente similar a como se ha descrito en lo que antecede haciendo referencia a la figura 4 o 5.

- 5 Haciendo referencia a continuación a la figura 6, la operación de control de ganancia, que se realiza mediante el AGC 17 de la figura 5, se explica de acuerdo con una realización a modo de ejemplo de la presente invención. La operación de la figura 6 puede ser realizada por el circuito de cálculo de ganancia 174 cuando se activa la alimentación del dispositivo de lectura de imagen 60 o cuando se cambia el valor de nivel de color blanco objetivo debido al cambio en la cantidad de luz que se irradia a partir de la fuente de luz 7.
- 10 S1 establece el valor inicial de la ganancia respectivamente para el VGA 14R, 14G y 14B. En un ejemplo, el valor inicial se puede establecer a un valor previamente determinado. En otro ejemplo, el valor inicial se puede establecer al valor de la ganancia que ha sido obtenido previamente por el AGC 17 mediante la realización de la operación de control de ganancia. El valor inicial se puede leer del registro de ganancia 176.
- 15 S2 determina si la señal SHGT tiene el nivel bajo. Cuando la señal SHGT tiene el nivel bajo ("SÍ" en S2), la operación avanza a S3. Cuando la señal SHGT tiene el nivel alto ("NO" en S2), la operación se repite S2.
- 20 S3 da lugar a que el circuito de detección de picos 172 empiece la operación de detección del valor de pico de los datos de entrada DIN. En concreto, el circuito de cálculo de ganancia 174 emite la señal P\_TG que tiene el nivel alto, que se ha establecido previamente al nivel bajo.
- 25 S4 determina si se ha completado la detección de valor de pico, que es realizada por el circuito de detección de picos 172, por ejemplo, mediante la determinación de si la señal INT\_Peak que se emite a partir del circuito de detección de picos 172 se vuelve el nivel alto. Cuando la señal INT\_Peak tiene el nivel alto ("SÍ" en S4), la operación avanza a S5. Cuando la señal INT\_Peak tiene el nivel bajo ("NO" en S4), la operación se repite S4.
- 30 S5 determina si el valor de pico que es detectado por el circuito de detección de picos 172 cae dentro de un intervalo objetivo que se ha determinado previamente sobre la base del valor de nivel de color blanco objetivo que está almacenado en la memoria 173. Por ejemplo, el circuito de cálculo de ganancia 174 puede recibir el resultado de comparación a partir del circuito de comparación 175, que indica la diferencia entre el valor de pico y el valor de nivel de color blanco objetivo. Cuando la diferencia es menor que un valor previamente determinado ("SÍ" en S5), el circuito de cálculo de ganancia 174 determina que el valor de pico cae dentro del intervalo objetivo, y la operación termina. Cuando la diferencia es igual a o más grande que el valor previamente determinado ("NO" en S5), el circuito de cálculo de ganancia 174 determina que el valor de pico no cae dentro del intervalo objetivo, y la operación avanza a S6.
- 35 S6 determina si la señal SHGT tiene el nivel bajo. Cuando la señal SHGT tiene el nivel bajo ("SÍ" en S6), la operación avanza a S7. Cuando la señal SHGT tiene el nivel alto ("NO" en S6), la operación termina.
- 40 S7 calcula el valor de la ganancia usando la diferencia entre el valor de pico detectado y el valor de nivel de color blanco objetivo. En concreto, en este ejemplo, el valor de la ganancia se obtiene al sumar la diferencia a, o al restar la diferencia de, el valor de ganancia inicial que se establece en S1.
- 45 S8 establece el valor actual de la ganancia al valor de ganancia calculado, y la operación termina. En este ejemplo, el circuito de cálculo de ganancia 174 indica al registro de ganancia 176 que escriba el valor de ganancia calculado como datos de ganancia GDATA mediante la activación de una señal de escritura WR. El VGA 14R, 14G o 14B usa los datos de ganancia GDATA cuando se amplifica la señal de imagen.
- Las etapas S3 a S8 que se han descrito en lo que antecede se pueden repetir hasta que el valor de pico de una línea de los datos de imagen DGO se vuelva igual al valor de nivel de color blanco objetivo.
- 50 Debido a que la operación de control de ganancia se puede realizar mediante el AGC 17, que está incorporado en el circuito de procesamiento de señal de imagen 10, se puede reducir la carga de trabajo del controlador de escáner 63 o el trabajo que se requiere para diseñar el programa de soporte lógico que es usado por el controlador de escáner 63. Además, debido a que no es necesaria la ejecución del programa de soporte lógico, el AGC 17 puede ser capaz de empezar la operación de control de ganancia al mismo tiempo que se enciende el dispositivo de lectura de imagen 60 o un aparato de formación de imagen que incorpora el dispositivo de lectura de imagen 60, sin esperar la ejecución del controlador de escáner 63. Además, tal como se ilustra en la figura 7, debido a que se notifica al AGC 17 acerca de cuándo se empieza la detección de valor de pico y cuándo se ha completado la detección de valor de pico, no es necesario esperar un período de tiempo previamente determinado para asegurar que se ha completado la detección de valor de pico. Esto puede reducir el tiempo que se requiere para realizar la operación de control de ganancia, y el tiempo que se requiere para arrancar el dispositivo de lectura de imagen 60 o un aparato de formación de imagen que incorpora el dispositivo de lectura de imagen 60.
- 60 Además, a medida que se reduce el intercambio de datos entre el circuito de procesamiento de señal de imagen 10 y el controlador de escáner 63 a través del cable, tal como el colector de cables, la fiabilidad de la operación de control de ganancia puede aumentar, mejorando de este modo la calidad de imagen. Además, la incorporación del AGC 17 en el circuito de procesamiento de señal de imagen 10, que es un circuito integrado, puede reducir el tamaño global del dispositivo de lectura de imagen.
- 65



Haciendo referencia a la figura 7, el circuito de cálculo de ganancia 174 recibe la señal SHGT que tiene el nivel bajo a partir del controlador de escáner 63 en sincronización con la señal de sincronización de línea XLSYNC. El circuito de cálculo de ganancia 174 emite la señal P\_TG que tiene el nivel alto en sincronización con la señal de sincronización de línea XLSYNC para dar lugar a que el circuito de detección de picos 172 empiece la detección de valor de pico. Cuando se ha completado la detección de valor de pico, el circuito de cálculo de ganancia 174 recibe la señal INT\_Peak que tiene el nivel alto en sincronización con la señal de sincronización de línea XLSYNC. De esta forma, un periodo de tiempo Td en el que se detecta el valor de pico se puede controlar por medio de una señal de control de puerta, tal como la señal SHGT, que se emite a partir del TG I/F 28. Como alternativa, el periodo de tiempo Td se puede controlar por medio de una señal de control de registro, por ejemplo, tal como se describe en lo sucesivo haciendo referencia a una cualquiera de las figuras 14A a 14D. El periodo de tiempo Td de la figura 7 se hace más pequeño que el periodo de tiempo Td que se ilustra en el caso a modo de ejemplo de la figura 1B.

La operación de control de ganancia que se muestra en la figura 5 o 6 se puede realizar de diversas otras formas. En un ejemplo, en lugar de detectar el valor de pico de los datos de imagen, se puede obtener el valor promedio o el valor mínimo de los datos de imagen. En tal caso, el valor de nivel de color blanco objetivo se puede corresponder con el valor promedio o el valor mínimo de los datos de imagen que se obtienen mediante la lectura de la placa de referencia de color blanco 8 (la figura 3). En otro ejemplo, el valor de nivel de color blanco objetivo se puede ajustar, por ejemplo, a través de una señal de control que se recibe del exterior.

En otro ejemplo, el TG I/F 18 puede cambiar los datos de ganancia GDATA, que están almacenados en el registro de ganancia 176, de acuerdo con la señal de control que es emitida por el controlador de escáner 63, tal como la señal SCLK, la señal SD o la señal CS. Tal señal se puede introducir en el TG I/F 18 del circuito de procesamiento de señal de imagen 10 por medio del bus de direcciones o bus de datos interno a través de la interfaz serie. Además, los datos de ganancia GDATA se pueden leer del exterior. Por ejemplo, haciendo referencia de nuevo a la figura 5, el registro de ganancia 176 puede leer los datos de ganancia GDATA o escribir los datos de ganancia GDATA, de acuerdo con la señal CPU\_RD, la señal CPU\_WR, la señal CPU\_DAT o la señal CPU\_ADD que se recibe del controlador de escáner 63. De esta forma, la ganancia del VGR 14R, 14G o 14B se puede controlar desde el exterior del circuito de procesamiento de señal de imagen 10.

En otro ejemplo, tal como se ha descrito en lo que antecede haciendo referencia a la figura 4, el VGA 14 se puede sustituir por un amplificador digital, que amplifica los datos de imagen que se convierten a partir de la señal de imagen con un coeficiente de multiplicación. En tal caso, el ADC 17 controla el coeficiente de multiplicación de una forma sustancialmente similar a como se ha descrito en lo que antecede haciendo referencia a la figura 6. En otro ejemplo, el amplificador digital se puede proporcionar además del VGA 14. En otro ejemplo, el nivel lógico de la señal de control se puede establecer de forma diferente tal como se ha descrito en lo que antecede haciendo referencia a la figura 4.

Haciendo referencia a la figura 8, la estructura de un circuito de procesamiento de señal de imagen 20 se explica de acuerdo con una realización a modo de ejemplo de la presente invención. El circuito de procesamiento de señal de imagen 20 es sustancialmente similar en cuanto a su estructura al circuito de procesamiento de señal de imagen 10 de la figura 4. Las diferencias incluyen la sustitución del AGC 17 con un AGC 17R, un AGC 17G y un AGC 17B. El AGC 17R, 17G y 17B, cada uno de los cuales tiene la estructura que se muestra en la figura 5, funciona de una forma sustancialmente similar a como se ha descrito en lo que antecede haciendo referencia a la figura 5 o 6. En concreto, el AGC 17R controla el valor de los datos de ganancia RGain, que se introducen en el VGA 14R, usando los datos de imagen DRO. El AGC 17G controla el valor de los datos de ganancia GGain, que se introducen en el VGA 14G, usando los datos de imagen DGO. El AGC 17B controla el valor de los datos de ganancia BGain, que se introducen en el VGA 14B, usando los datos de imagen DBO. Mediante la provisión del AGC 17 para cada una de las componentes de señal de imagen, una operación de control de ganancia se puede realizar de forma independiente para cada una de las componentes de señal de imagen. De esta forma, el valor de la ganancia se puede obtener con la precisión mejorada.

Haciendo referencia a la figura 9, la estructura de un circuito de procesamiento de señal de imagen 30 se explica de acuerdo con una realización a modo de ejemplo de la presente invención. El circuito de procesamiento de señal de imagen 30 es sustancialmente similar en cuanto a su estructura al circuito de procesamiento de señal de imagen 10 de la figura 4 o el circuito de procesamiento de señal de imagen 20 de la figura 8. Las diferencias incluyen la sustitución del CCD 6 con un CCD 26, y la adición de circuitos en múltiplex (MPX) 19. Tal como se ilustra en la figura 9, el CCD 26 emite dos componentes de señal de imagen respectivamente para los colores rojo, verde y azul. Por consiguiente, se cambian el número de condensadores de CA y el número de secciones en el circuito de procesamiento de señal de imagen 30. En concreto, los condensadores de CA Cre, Cro, Cge, Cgo, Cbe y Cbo están acoplados con el circuito de procesamiento de señal de imagen 30. El circuito de procesamiento de señal de imagen 30 incluye seis secciones, procesando cada sección la correspondiente de las componentes de señal de imagen. Cada sección puede incluir el CLMP 12, el SH 13, el VGA 13, el ADC 15 y el AGC 17, tal como se ha descrito en lo que antecede haciendo referencia a la figura 4.

El CCD 26 emite unas componentes de señal de imagen de color rojo RE y RO, unas componentes de señal de imagen de color verde GE y GO y unas componentes de señal de imagen de color azul BE y BO. Las componentes

de señal de imagen RE, RO, GE, GO, BE y BO se introducen, de forma respectiva, en el circuito de procesamiento de señal de imagen 30 a través de los terminales de entrada 11RE, 11RO, 11GE, 11GO, 11BE y 11BO como las componentes de señal de imagen de entrada REIN, ROIN, GEIN, GOIN, BEIN y BOIN. La componente de señal de imagen RE y la componente de señal de imagen RO, cada una de las cuales se procesa por medio de la sección correspondiente del circuito de procesamiento de señal de imagen 30, se combinan por medio del MPX 19R para dar los datos de imagen de color rojo DRO. La componente de señal de imagen GE y la componente de señal de imagen GO, cada una de las cuales se procesa por medio de la sección correspondiente del circuito de procesamiento de señal de imagen 30, se combinan por medio del MPX 19G para dar los datos de imagen de color verde DGO. La componente de señal de imagen BE y la componente de señal de imagen GO, cada una de las cuales se procesa por medio de la sección correspondiente del circuito de procesamiento de señal de imagen 30, se combinan por medio del MPX 19B para dar los datos de imagen de color azul DBO. Los datos de imagen DRO, RGO y DBO se emiten, de forma respectiva, a través de los terminales de salida 16R, 16B y 16B. De una forma sustancialmente similar a como se ha descrito en lo que antecede haciendo referencia a la figura 8, el AGC 17 se proporciona para cada una de las componentes de señal de imagen de tal modo que una operación de control de ganancia se puede realizar de forma independiente para cada una de las componentes de señal de imagen. Como alternativa, de una forma sustancialmente similar a como se ha descrito en lo que antecede haciendo referencia a la figura 4, el número del AGC 17 puede estar limitado a uno. Como alternativa, se pueden proporcionar tres AGC 17, de una forma correspondiente con los colores rojo, verde y azul.

Haciendo referencia a la figura 10, la estructura de un circuito de procesamiento de señal de imagen 40 se explica de acuerdo con una realización a modo de ejemplo de la presente invención. El circuito de procesamiento de señal de imagen 40 es sustancialmente similar en cuanto a su estructura al circuito de procesamiento de señal de imagen 20 de la figura 8. Las diferencias incluyen la sustitución del AGC 17 con un AGC 27 que se muestra en la figura 11. Además, en este ejemplo, el TG I/F 28 emite una señal LGT al AGC 27 además de la señal SHGT y la señal XLSYNC. La señal LGT es una señal de control de puerta que indica un área de imagen eficaz en la dirección de exploración principal tal como se ilustra en la figura 12.

Haciendo referencia a la figura 11, el AGC 27 es sustancialmente similar en cuanto a su estructura al AGC 17 de la figura 5. Las diferencias incluyen la adición de un circuito Y 175. Durante el funcionamiento, cuando la señal SHGT que tiene el nivel bajo y la señal LGT que tiene el nivel bajo se introducen en el circuito Y 175, el circuito Y 175 emite la señal de nivel alto al circuito de detección de picos 172 para dar lugar a que el circuito de detección de picos 172 detecte el valor de pico de los datos de imagen DIN. Por ejemplo, haciendo referencia a la figura 12, cuando los datos de imagen se emiten a partir del CCD 6, la señal LGT que tiene el nivel bajo se emite para dar lugar a que el circuito de detección de picos 172 detecte el valor de pico de los datos de imagen. De esta forma, la detección de valor de pico se puede controlar por medio de una señal de control de puerta que se proporciona desde el exterior de tal modo que la detección de valor de pico se realiza para el área de imagen eficaz.

Como alternativa, de una forma sustancialmente tal como se ha descrito en lo que antecede haciendo referencia a una cualquiera de las figuras 4 a 6, la detección de valor de pico se puede controlar por medio de una señal de control de registro. Por consiguiente, el circuito de procesamiento de señal de imagen 40 es capaz de funcionar de diversas formas.

El circuito de procesamiento de señal de imagen 40 de la figura 10 se puede implementar de diversas otras formas. Por ejemplo, el circuito de procesamiento de señal de imagen 40 de la figura 10 puede tener la estructura sustancialmente similar a la estructura de uno cualquiera de los circuitos de procesamiento de señal de imagen 10 y 30, siempre que el AGC 17 se sustituya con el AGC 27.

Haciendo referencia a la figura 13, la estructura de un circuito de control automático de ganancia (AGC) 37, que se puede incorporar en un circuito de procesamiento de señal de imagen, se explica de acuerdo con una realización a modo de ejemplo de la presente invención. El circuito de procesamiento de señal de imagen de este ejemplo puede ser sustancialmente similar en cuanto a su estructura a uno cualquiera de los circuitos de procesamiento de señal de imagen 10, 20, 30 y 40, excepto por la sustitución del AGC 17 (la figura 5) o el AGC 27 (la figura 11) con el AGC 37. Para fines descriptivos, la figura 13 ilustra el caso a modo de ejemplo en el que el AGC 37 está incorporado en el circuito de procesamiento de señal de imagen 40.

El AGC 37 es sustancialmente similar en cuanto a su estructura al AGC 27 que se muestra en la figura 11, excepto por la adición de unos circuitos NO-Y 178 y 179 y un circuito O 180. El circuito NO-Y 178 introduce la señal SHGT y una señal REG\_Line, que se emiten respectivamente a partir del TG I/F 28 (la figura 10). El circuito NO-Y 179 introduce la señal REG\_Ctrl y la señal REG\_Line, que se emiten respectivamente a partir del TG I/F 28. El circuito O 180 introduce la señal que se emite a partir del circuito NO-Y 178 y la señal que se emite a partir del circuito NO-Y 179, y emite la señal de control resultante al circuito de cálculo de ganancia 174. El circuito Y 177 introduce la señal LGT que se emite a partir del TG I/F 28 y la señal que se emite a partir del circuito O 180, y emite la señal de control resultante al circuito de detección de picos 172.

La señal REG\_Ctrl es una señal de control de registro que controla el estado de encendido o de apagado del AGC 37 cuando está activado. En este ejemplo, cuando la señal REG\_Ctrl tiene el nivel bajo, el AGC 37 se controla por

medio de la señal de control de registro, tal como la señal REG\_Ctrl. Cuando la señal REG\_Ctrl tiene el nivel alto, el AGC 37 se controla por medio de la señal de control de puerta, tal como la señal SHGT.

La señal REG\_Line es una señal de control de líneas que controla el número de líneas de los datos de imagen a las que se aplica la operación de control de ganancia por medio del AGC 37. En este ejemplo, cuando se emite la señal SHGT que tiene el nivel bajo o se emite la señal REG\_Ctrl que tiene el nivel bajo, la señal REG\_Line se conmuta del nivel alto al nivel bajo para empezar la operación de control de ganancia. Al mismo tiempo, se cuenta el número de líneas de los datos de imagen DIN para generar un número de líneas contado. Cuando el número de líneas contado alcanza un número de líneas previamente determinado, la señal REG\_Line se conmuta del nivel bajo al nivel alto para terminar la operación de control de ganancia. El número previamente determinado de líneas de los datos de imagen se puede establecer a través del registro.

Por ejemplo, haciendo referencia a las figuras 14A y 14C, cuando se emite la señal SHGT que tiene el nivel bajo y se emite la señal REG\_Ctrl que tiene el nivel alto, el AGC 37 se controla por medio de la señal SHGT. Haciendo referencia a la figura 14A, cuando se emite de forma continua la señal REG\_Line que tiene el nivel bajo, el AGC 37 realiza una operación de control de ganancia durante un periodo de tiempo  $T_g$ , que se puede especificar por medio del nivel de la señal SHGT. Haciendo referencia a la figura 14C, cuando la señal REG\_Line que tiene el nivel bajo se emite durante un periodo de tiempo previamente determinado, el AGC 37 realiza una operación de control de ganancia durante un periodo de tiempo  $T_g$ , que se puede especificar por medio del nivel de la señal SHGT y el nivel de la señal REG\_Line.

En otro ejemplo, haciendo referencia a las figuras 14B y 14D, cuando se emite la señal SHGT que tiene el nivel alto y se emite la señal REG\_Ctrl que tiene el nivel bajo, el AGC 37 se controla por medio de la señal REG\_Ctrl. Haciendo referencia a la figura 14B, cuando se emite de forma continua la señal REG\_Line que tiene el nivel bajo, el AGC 37 realiza una operación de control de ganancia durante un periodo de tiempo  $T_g$ , que se puede especificar por medio del nivel de la señal REG\_Ctrl. Haciendo referencia a la figura 14D, cuando la señal REG\_Line que tiene el nivel bajo se emite durante un periodo de tiempo previamente determinado, el AGC 37 realiza una operación de control de ganancia durante un periodo de tiempo  $T_g$ , que se puede especificar por medio del nivel de la señal REG\_Ctrl y el nivel de la señal REG\_Line.

De esta forma, el AGC 37 de la figura 13 se puede controlar de diversas formas de tal modo que este pueda ser aplicable a diversos dispositivos de lectura de imagen o sistemas de lectura de imagen.

Haciendo referencia a la figura 15, la estructura de un circuito de control automático de ganancia 47, que se puede incorporar en un circuito de procesamiento de señal de imagen, se explica de acuerdo con una realización a modo de ejemplo de la presente invención. El circuito de procesamiento de señal de imagen de este ejemplo es sustancialmente similar en cuanto a su estructura al circuito de procesamiento de señal de imagen 10 de la figura 4 o el circuito de procesamiento de señal de imagen 20 de la figura 8 excepto por la adición del AGC 47 que se muestra en la figura 15. El AGC 47 es sustancialmente similar en cuanto a su estructura al AGC 17 que se muestra en la figura 5, excepto por la adición de un registro de indicador 181.

Haciendo referencia a la figura 15, se escribe en el registro de indicador 181 mediante el circuito de cálculo de ganancia 174. Por ejemplo, cuando el valor de pico que es detectado por el circuito de detección de picos 172 es sustancialmente igual al valor de nivel de color blanco objetivo, el circuito de cálculo de ganancia 174 activa una señal de escritura WR2, y emite la señal que tiene el valor "1" a un bus de GDATA. Por consiguiente, el registro de indicador 181 escribe unos datos de indicador que se corresponden con el valor "1". Cuando el valor de pico que es detectado por el circuito de detección de picos 172 no es igual al valor de nivel de color blanco objetivo, el circuito de cálculo de ganancia 174 activa la señal de escritura WR2, y emite la señal que tiene el valor "0" al bus de GDATA. Por consiguiente, el registro de indicador 181 escribe unos datos de indicador que se corresponden con el valor "0".

Los datos de indicador, el valor "0" o "1", que están almacenados en el registro de indicador 181 se pueden leer del controlador de escáner 63 a través de una comunicación serie usando, por ejemplo, la señal SCLK, la señal SD o la señal CS. Debido a que el resultado de la operación de control de ganancia se puede comprobar a través del registro, la operación de control de ganancia se puede controlar más fácilmente.

Haciendo referencia a la figura 16, la estructura de un circuito de control automático de ganancia 57, que se puede incorporar en un circuito de procesamiento de señal de imagen, se explica de acuerdo con una realización a modo de ejemplo de la presente invención. El circuito de procesamiento de señal de imagen de este ejemplo es sustancialmente similar en cuanto a su estructura al circuito de procesamiento de señal de imagen 10 de la figura 4 o el circuito de procesamiento de señal de imagen 20 de la figura 8, excepto por la adición del AGC 57 que se muestra en la figura 16. El AGC 57 es sustancialmente similar en cuanto a su estructura al AGC 17, excepto por la adición de un registro de resultado 182.

El registro de resultado 182 almacena una información que indica el resultado que se obtiene mediante la realización de la operación de control de ganancia, tal como el valor de pico ajustado de la señal de imagen. Cuando se ha completado la operación de control de ganancia, el circuito de cálculo de ganancia 174 activa la señal de escritura

WR2, y emite la señal que indica el resultado de la operación de control de ganancia al bus de GDATA. Por consiguiente, el registro de resultado 182 escribe unos datos de resultado que indican el resultado de la operación de control de ganancia.

5 Los datos de resultado que están almacenados en el registro de resultado 182 se pueden leer del controlador de escáner 63 a través de una comunicación serie usando, por ejemplo, la señal SCLK, la señal SD o la señal CS. Debido a que el resultado de la operación de control de ganancia se puede comprobar a través del registro, la operación de control de ganancia se puede controlar más fácilmente.

10 El AGC 57 se puede implementar de diversas otras formas. Por ejemplo, adicionalmente el AGC 57 de la figura 16 se puede dotar del registro de indicador 181 que se muestra en la figura 15.

Haciendo referencia a la figura 17, la estructura de un aparato de formación de imagen 70 se explica de acuerdo con una realización a modo de ejemplo de la presente invención. El aparato de formación de imagen 70 se puede  
15 implementar por medio de cualquier aparato de formación de imagen deseado, incluyendo, por ejemplo, una impresora, una copiadora, una máquina de fax o un aparato multifunción que tenga al menos dos de las funciones de impresión, copia y envío de faxes. El aparato de formación de imagen 70 incluye una unidad central de procesamiento (CPU, *central processing unit*) 71, una memoria de solo lectura (ROM, *read only memory*) 72, una memoria de acceso aleatorio (RAM, *random access memory*) 73, un panel operativo 74, el dispositivo de lectura de  
20 imagen 60, un dispositivo de formación de imagen 76, una memoria de página 77 y un dispositivo de alimentación de hojas 78, que están conectados por medio de un bus interno 79. Además de los elementos que se muestran en la figura 17, el aparato de formación de imagen 70 puede incluir un dispositivo de comunicación que permita que el aparato de formación de imagen 70 se comunique con los otros aparatos por medio de una red.

25 La CPU 71 controla el funcionamiento del aparato de formación de imagen 70. La ROM 72 almacena diversos programas informáticos a ser ejecutados por la CPU 71. La RAM 73 almacena diversos datos tales como parámetros que son usados por la CPU 71, y funciona como una memoria de trabajo de la CPU 71. El panel operativo 74 incluye una pantalla, tal como una pantalla de cristal líquido (LCD, *liquid crystal display*), que visualiza  
30 diversas informaciones. El panel operativo 74 incluye adicionalmente un dispositivo de entrada, tal como un teclado o un panel táctil. El dispositivo de lectura de imagen 60 tiene al menos uno de los circuitos de procesamiento de señal de imagen 10, 20, 30 y 40, cada uno de los cuales puede incluir al menos un AGC que está seleccionado de entre el AGC 17, 27, 37, 47 y 57, que se han descrito en lo que antecede. El dispositivo de formación de imagen 76  
35 puede funcionar como un trazador de gráficos, tal como una impresora láser o una impresora de chorro de tinta, capaz de formar una imagen de acuerdo con los datos explorados que están almacenados en la memoria de página 77. El dispositivo de alimentación de hojas 78, que puede incluir una bandeja para hojas, un rodillo de alimentación o un dispositivo de transferencia, alimenta una hoja de registro al dispositivo de formación de imagen 76 en el que se forma la imagen.

40 Al tener el dispositivo de lectura de imagen 60, el aparato de formación de imagen 70 es capaz de realizar una operación de control de ganancia mientras que se inicia el controlador de escáner 63 del dispositivo de lectura de imagen 60 o la CPU 71, reduciendo de este modo el tiempo que se requiere para arrancar el aparato de formación de imagen 70.

45 A la luz de las enseñanzas anteriores, son posibles numerosas modificaciones y variaciones adicionales. Por lo tanto, se ha de entender que, dentro del alcance de las reivindicaciones adjuntas, la divulgación de la presente memoria descriptiva de patente se puede poner en práctica de formas que no sean aquellas que concretamente se describen en el presente documento.

50 Por ejemplo, elementos y/o características de diferentes realizaciones ilustrativas se pueden combinar entre sí y/o sustituir entre sí dentro del alcance de la presente divulgación y de las reivindicaciones adjuntas.

## REIVINDICACIONES

- 5 1. Un circuito de procesamiento de señal de imagen (10) para su uso en un dispositivo de lectura de imagen (60) que tiene un controlador de escáner (63) que genera una señal de control de puerta (SHGT), comprendiendo el circuito de procesamiento de señal de imagen:
- 10 unos medios de entrada (11, 12) para introducir y fijar una señal de imagen, obtenida al leer ópticamente una información de imagen que está contenida en un original (P) bajo el control del controlador de escáner (63);  
 unos medios de muestreo (13) dispuestos para muestrear y retener un intervalo especificado de la señal de imagen para emitir una señal de imagen muestreada;
- 15 unos medios de conversión de analógico a digital (15) dispuestos para convertir la señal de imagen muestreada, antes o después de la amplificación, de forma analógica a digital;  
 unos medios de amplificación (14) dispuestos para amplificar la señal de imagen muestreada, o unos datos de imagen convertidos a partir de la señal de imagen muestreada, a una forma digital, con una ganancia para emitir unos datos de imagen amplificados;
- 20 unos medios de control automático de ganancia (17) dispuestos para controlar la ganancia de los medios de amplificación mediante la detección de un nivel de señal de la señal de imagen muestreada amplificada y convertida de analógico a digital, para determinar si el nivel de señal detectado es igual a un nivel objetivo de color blanco, que está almacenado en una memoria (173) en los medios de control automático de ganancia, para generar un resultado de determinación, para obtener un valor ajustado de la ganancia de los medios de amplificación sobre la base del resultado de determinación, para establecer la ganancia de los medios de amplificación (14) al valor ajustado de tal modo que el nivel de señal de la señal muestreada amplificada y convertida de analógico a digital se encuentra más cerca del nivel objetivo, y para dejar entonces de detectar el nivel de señal del intervalo especificado de la señal de imagen;
- 25 y unos medios de generación de temporización y de interconexión (18) que se pueden conectar al controlador de escáner para suministrar unas señales de temporización y de control (SCLK, SD, CS, SHGT) desde el controlador de escáner (63) a los medios de entrada, los medios de muestreo, los medios de conversión de analógico a digital y los medios de control automático de ganancia, siendo sensibles los medios de generación de temporización y de interconexión a la señal de control de puerta (SHGT) para generar unas señales de sincronización de línea (XLSYNC) que se suministran a los medios de control automático de ganancia (17), y estando dispuestos los medios de control automático de ganancia para empezar a detectar el nivel de señal en respuesta a:
- 30 o bien la señal de control de puerta (SHGT) introducida en los medios de control automático de ganancia desde los medios de generación de temporización y de interconexión en sincronización con la señal de sincronización de línea (XLSYNC);  
 o bien una señal de control de registro (REG\_Ctrl) introducida en los medios de control automático de ganancia desde los medios de generación de temporización y de interconexión en sincronización con la señal de sincronización de línea.
- 35
- 40 2. El circuito de la reivindicación 1, en el que los medios de control automático de ganancia (17) comprenden:  
 unos medios (176) para almacenar el valor ajustado de la ganancia.
- 45 3. El circuito de la reivindicación 2, en el que el valor ajustado de la ganancia almacenada en los medios de almacenamiento se ajusta de acuerdo con una señal de control que se recibe de los medios de generación de temporización y de interconexión (18).
- 50 4. El circuito de cualquier reivindicación anterior, en el que la señal de control de puerta (SHGT) especifica un intervalo que se corresponde con un área eficaz de imagen de la señal de imagen.
- 55 5. El circuito de la reivindicación 4, en el que los medios de control automático de ganancia (17) están dispuestos para terminar de establecer la ganancia en respuesta a una u otra de la señal de control de puerta y la señal de control de registro a las que los mismos son sensibles para empezar a establecer la ganancia.
- 60 6. El circuito de la reivindicación 5, en el que la temporización con la que los medios de control automático de ganancia terminan de establecer la ganancia es controlada adicionalmente por:  
 una señal de control de líneas de registro (REG\_Line) introducida en los medios de control automático de ganancia (17) desde los medios de generación de temporización y de interconexión (18) en sincronización con la señal de sincronización de línea (XLSYNC), indicando la señal de control de líneas de registro el número de líneas de los datos de imagen a procesar por los medios de control automático de ganancia.
- 65 7. El circuito de una cualquiera de las reivindicaciones 1 a 6, que comprende adicionalmente:

unos medios para almacenar al menos uno del resultado de determinación y un nivel de señal resultante de unos datos de imagen obtenidos mediante la amplificación con la ganancia que tiene el valor ajustado.


8. Un dispositivo de lectura de imagen (60), que comprende:

- 5  
unos medios (2) para formar una imagen óptica del original (P);  
unos medios (6) para convertir la imagen óptica en la señal de imagen;  
el circuito de procesamiento de señal de imagen (10) de una cualquiera de las reivindicaciones 1 a 7; y  
10 unos medios (61, 62) para aplicar un procesamiento de imagen a los datos de imagen amplificados para generar unos datos explorados.

9. Un aparato de formación de imagen (70), que comprende:

- 15 el dispositivo de lectura de imagen (60) de la reivindicación 8; y  
un dispositivo de formación de imagen (76) configurado para formar una imagen de tóner sobre una hoja de registro de acuerdo con los datos explorados que se reciben del dispositivo de lectura de imagen.

FIG. 1A  
TÉCNICA ANTERIOR



**FIG. 1B**  
TÉCNICA ANTERIOR






FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10






FIG. 11




FIG. 12




FIG. 13




FIG. 14A




FIG. 14B




FIG. 14C




FIG. 14D




FIG. 15




FIG. 16




FIG. 17

