

19



OFICINA ESPAÑOLA DE  
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 650 941**

51 Int. Cl.:

**G10L 19/24** (2013.01)

**G10L 19/20** (2013.01)

**G10L 21/038** (2013.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

86 Fecha de presentación y número de la solicitud internacional: **28.11.2014 PCT/EP2014/076000**

87 Fecha y número de publicación internacional: **18.06.2015 WO15086351**

96 Fecha de presentación y número de la solicitud europea: **28.11.2014 E 14808907 (1)**

97 Fecha y número de publicación de la concesión europea: **04.10.2017 EP 3080803**

54 Título: **Método y aparato para decodificar una señal de audio codificada con bajos recursos computacionales**

30 Prioridad:

**09.12.2013 EP 13196305**

45 Fecha de publicación y mención en BOPI de la traducción de la patente:

**23.01.2018**

73 Titular/es:

**FRAUNHOFER-GESELLSCHAFT ZUR  
FÖRDERUNG DER ANGEWANDTEN  
FORSCHUNG E.V. (100.0%)  
Hansastraße 27c  
80686 München, DE**

72 Inventor/es:

**NIEDERMEIER, ANDREAS;  
WILDE, STEPHAN;  
FISCHER, DANIEL;  
HILDENBRAND, MATTHIAS;  
GAYER, MARC y  
NEUENDORF, MAX**

74 Agente/Representante:

**ARIZTI ACHA, Monica**

ES 2 650 941 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín Europeo de Patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre Concesión de Patentes Europeas).

Método y aparato para decodificar una señal de audio codificada con bajos recursos computacionales

**DESCRIPCIÓN**

5 La presente invención se refiere al procesamiento de audio y en particular a un concepto para decodificar una señal de audio codificada usando recursos computacionales reducidos.

10 La norma "Codificación de voz y audio unificada" (USAC) [1], normaliza una herramienta de extensión de ancho de banda armónico, HBE, usando un dispositivo de trasposición de armónicos y que es una extensión del sistema de replicación de banda espectral (SBR) normalizado en [1] y [2], respectivamente.

15 El SBR sintetiza el contenido de alta frecuencia de las señales de audio limitadas de ancho de banda utilizando la parte de baja frecuencia dada junto con información secundaria dada. La herramienta de SBR se describe en [2], SBR mejorada, eSBR, se describe en [1]. La extensión de ancho de banda armónica HBE que emplea codificadores vocales de fase es parte de eSBR y ha sido desarrollada para evitar la aspereza auditiva que se observa a menudo en señales sometidas a parche de copiado, ya que se lleva a cabo en el procesamiento de SBR normal. El alcance principal de HBE es conservar estructuras armónicas en la región de alta frecuencia sintetizada de la señal de audio dada mientras se aplica eSBR.

20 Mientras que un codificador puede seleccionar el uso de la herramienta de HBE, un decodificador que es conforme a [1] deberá proporcionar decodificación y aplicar datos relacionados con HBE.

25 Las pruebas de escucha [3] han demostrado que el uso de HBE mejorará la calidad de audio perceptual de flujos de bits decodificados de acuerdo con [1].

30 La herramienta de HBE sustituye el parche de copiado simple del sistema de SBR heredado mediante rutinas de procesamiento de señal avanzadas. Estas requieren una cantidad considerable de potencia de procesamiento y memoria para filtrar estados y líneas de retardo. Por el contrario, la complejidad del parche de copiado es insignificante.

35 El incremento de complejidad observado con HBE no es un problema para dispositivos de computadora personal. Sin embargo, los fabricantes de chips que diseñan chips de decodificador están exigiendo restricciones rígidas y de baja complejidad con respecto a la carga de trabajo computacional y de consumo de memoria. De otra manera, se desea el procesamiento de HBE con el fin de evitar aspereza auditiva.

40 Los flujos de bits de USAC se decodifican como se describe en [1]. Esto implica necesariamente la implementación de una herramienta de decodificador de HBE, como se describe en [1], 7.5.3. La herramienta puede señalizarse en todos los puntos de operación de códec que contienen procesamiento de eSBR. Para dispositivos decodificadores que satisfacen los criterios de perfil y conformidad con [1], esto significa que el peor de los casos globales de la carga de trabajo computacional y el consumo de memoria se incrementan significativamente.

45 El incremento real en la complejidad computacional es dependiente de la implementación y de la plataforma. El incremento en consumo de memoria por canal de audio es, en la implementación optimizada de memoria actual, de al menos 15 K palabras para el procesamiento de HBE real.

Es un objeto de la presente invención proporcionar un concepto mejorado para decodificar una señal de audio codificada que es menos complejo y, no obstante, es apropiado para procesar señales de audio codificadas existentes.

50 Este objeto se consigue por un aparato para decodificar una señal de audio codificada de acuerdo con la reivindicación 1, un método de decodificación de una señal de audio codificada de acuerdo con la reivindicación 13 o un programa de computadora de acuerdo con la reivindicación 14.

55 La presente invención está basada en el hallazgo de que se obtiene un concepto de decodificación de audio que requiere recursos de memoria reducidos cuando se decodifica una señal de audio que consiste en porciones a decodificarse utilizando un modo de extensión de ancho de banda armónico y que contiene adicionalmente porciones a decodificarse usando un modo de extensión de ancho de banda no armónico, en toda la señal, con el modo de extensión de ancho de banda no armónico solamente. En otras palabras, incluso cuando una señal comprende porciones o tramas que se señalizan para decodificarse usando un modo de extensión de ancho de banda armónico, estas porciones o tramas se decodifican, sin embargo, usando el modo de extensión de ancho de banda no armónico. Para este fin, se proporciona un procesador para decodificar la señal de audio utilizando el modo de extensión de ancho de banda no armónico y adicionalmente se implementa un controlador dentro del aparato o se implementa una etapa de control dentro de un método de decodificación para controlar el procesador para decodificar la señal de audio usando el segundo modo de extensión de ancho de banda no armónico, incluso

cuando los datos de control de extensión de ancho de banda incluidos en la señal de audio codificada indican el primer modo de extensión de ancho de banda, esto es, armónico, para la señal de audio. Así, el procesador solamente tiene que implementarse con recursos de hardware correspondientes, tales como memoria y potencia de procesamiento para hacer frente sólo al modo de extensión de ancho de banda no armónico computacionalmente muy eficiente. Por otra parte, el decodificador de audio está, sin embargo, en posición para aceptar y decodificar una señal de audio codificada que requiere un modo de extensión de ancho de banda armónico con una calidad aceptable. Dicho de otra manera, para aplicaciones de baja demanda de recursos computacionales, el controlador está configurado para controlar el procesador para decodificar toda la señal de audio con el modo de extensión de ancho de banda no armónico, incluso aunque lo requiera la misma señal de audio codificada, debido a los datos de control de extensión de ancho de banda incluidos, que al menos varias porciones de esta señal se decodifican usando el modo de extensión de ancho de banda armónico. Así, se obtiene una buena solución intermedia entre recursos computacionales por una parte y calidad de audio por otra parte, mientras que se mantiene la total compatibilidad hacia atrás a las señales de audio codificadas que requieren ambos modos de extensión de ancho de banda. La presente invención es ventajosa debido al hecho de que reduce la complejidad computacional y demanda de memoria particularmente de un decodificador de USAC. Además, en realizaciones preferidas, el modo de extensión de ancho de banda no armónico predeterminado o normalizado se modifica utilizando datos de modo de extensión de ancho de banda armónico transmitidos en el flujo de bits con el fin de reutilizar los datos del modo de extensión de ancho de banda que son básicamente no necesarios para el modo de extensión de ancho de banda no armónico en la medida de lo posible con el fin de incluso mejorar la calidad de audio del modo de extensión de ancho de banda no armónico. Así, se proporciona un esquema de decodificación alternativo en esta realización preferida, con el fin de mitigar el deterioro de la calidad perceptual provocada por omitir el modo de extensión de ancho de banda armónico que está basado normalmente en el procesamiento de codificador vocal de fase como se analiza en la norma USAC [1].

En una realización, el procesador tiene recursos de memoria y procesamiento que son suficientes para decodificar la señal de audio codificada usando el segundo modo de extensión de ancho de banda no armónico, en el que los recursos de memoria o procesamiento no son suficientes para decodificar la señal de audio codificada usando el primer modo de extensión de ancho de banda armónico, cuando la señal de audio codificada es una señal de audio estéreo o de multicanal codificada. Por el contrario, el procesador tiene recursos de memoria y procesamiento que son suficientes para decodificar la señal de audio codificada usando el segundo modo de extensión de ancho de banda no armónico y usando el primer modo de extensión de ancho de banda armónico, cuando la señal de audio codificada es una señal mono codificada, debido a que los recursos para decodificación mono son reducidos, en comparación con los recursos para decodificación estéreo o de multicanal. De aquí, los recursos disponibles dependen de la configuración del flujo de bits, esto es, combinación de herramientas, tasa de muestreo, etc. Por ejemplo, puede ser posible que los recursos sean suficientes para decodificar un flujo de bits mono usando BWE armónico, pero el procesador carezca de recursos para decodificar un flujo de bits estéreo usando BWE armónico.

Posteriormente, se analizan realizaciones preferidas en el contexto de los dibujos adjuntos, en los cuales:

- 40 La figura 1a ilustra una realización de un aparato para decodificar una señal de audio codificada usando un procesador de recursos limitados;
- La figura 1b ilustra un ejemplo de unos datos de señal de audio codificados para ambos modos de extensión de ancho de banda;
- 45 La figura 1c ilustra una tabla que ilustra el decodificador convencional de USAC y el nuevo decodificador;
- La figura 2 ilustra un diagrama de flujo de una realización para implementar el controlador de la figura 1A;
- 50 La figura 3a ilustra una estructura adicional de una señal de audio codificada que tiene datos de carga útil de extensión de ancho de banda comunes y datos de extensión de ancho de banda armónicos adicionales;
- La figura 3b ilustra una implementación del controlador para modificar el modo de extensión de ancho de banda no armónico convencional;
- 55 La figura 3c ilustra una implementación adicional del controlador;
- La figura 4 ilustra una implementación del modo de extensión de ancho de banda no armónico mejorado;
- 60 La figura 5 ilustra una implementación preferida del procesador;
- La figura 6 ilustra una sintaxis del procedimiento de decodificación para un elemento de un solo canal;

- Las figuras 7a y 7b ilustran una sintaxis del procedimiento de decodificación para un elemento de un par de canales;
- 5 La figura 8a ilustra una implementación adicional del modo de extensión de ancho de banda no armónico mejorado;
- La figura 8b ilustra un resumen de los datos indicados en la figura 8a;
- 10 La figura 8c ilustra una implementación adicional de la mejora del modo de extensión de ancho de banda no armónico tal como se realiza por el controlador;
- La figura 8d ilustra una memoria intermedia de aplicación de parches y el desplazamiento del contenido de la memoria intermedia de aplicación de parches; y
- 15 La figura 9 ilustra una explicación de la modificación preferida del modo de extensión de ancho de banda no armónico.

20 La figura 1a ilustra una realización de un aparato para decodificar una señal de audio codificada. La señal de audio codificada comprende datos de control de extensión de ancho de banda que indican ya sea un primer modo de extensión de ancho de banda armónico o un segundo modo de extensión de ancho de banda no armónico. La señal de audio codificada se introduce en una línea 101 a una interfaz de entrada 100. La interfaz de entrada se conecta mediante la línea 108 a un procesador de recursos limitados 102. Además, se proporciona un controlador 104 que se conecta al menos opcionalmente a la interfaz de entrada 100 mediante la línea 106 y que se conecta adicionalmente al procesador 102 mediante la línea 110. La salida del procesador 102 es una señal de audio decodificada, como se indica en 112. La interfaz de entrada 100 está configurada para recibir la señal de audio codificada que comprende los datos de control de extensión de ancho de banda que indican ya sea un primer modo de extensión de ancho de banda armónico o un segundo modo de extensión de ancho de banda no armónico para una porción codificada, tal como una trama de la señal de audio codificada. El procesador 102 está configurado para decodificar la señal de audio usando el segundo modo de extensión de ancho de banda no armónico solamente como se indica cerca de la línea 110 en la figura 1a. Esto se asegura por el controlador 104. El controlador 104 está configurado para controlar el procesador 102 para decodificar la señal de audio utilizando el segundo modo de extensión de ancho de banda no armónico, incluso cuando los datos de control de extensión de ancho de banda indican el primer modo de extensión de ancho de banda armónico para la señal de audio codificada.

35 La figura 1b ilustra una implementación preferida de la señal de audio codificada dentro de un flujo de datos o un flujo de bits. La señal de audio codificada comprende un encabezamiento 114 para todo el elemento de audio y todo el elemento de audio se organiza en tramas en serie, tales como la trama 1, 116, la trama 2, 118 y la trama 3, 120. Cada trama tiene adicionalmente un encabezamiento asociado, tal como el encabezamiento 1, 116a para la trama 1 y datos de carga útil 116b para la trama 1. Además, la segunda trama 118 tiene de nuevo los datos de encabezamiento 118a y datos de carga útil 118b. Análogamente, la tercera trama 120 tiene de nuevo un encabezamiento 120a y un bloque de datos de carga útil 120b. En la norma USAC, el encabezamiento 114 tiene un indicador "SBR armónico". Si este indicador SBR armónico es cero, entonces todo el elemento de audio se decodifica usando un modo de extensión de ancho de banda no armónico, como se define en la norma USAC, que en este contexto se refiere otra vez a la norma de AAC de alta eficiencia (HE-AAC), que es el ISO/IEC 1449-3: 2009, parte de audio. Sin embargo, si el indicador SBR armónico tiene un valor de uno, entonces se activa el modo de extensión de ancho de banda armónico, pero entonces se señala, para cada trama, por un indicador individual sbrPatchingMode, que puede ser cero o uno. En este contexto, se hace referencia a la figura 1c que indica los valores diferentes de los dos indicadores. Así, cuando el indicador SBR armónico es uno y el indicador sbrPatchingMode es cero, entonces el decodificador convencional USAC realiza un modo de extensión de ancho de banda armónico. En este caso, que se indica en 130 en la figura 1c, sin embargo, el controlador 104 de la figura 1a es operativo para controlar, no obstante, el procesador 102 para realizar un modo de extensión de ancho de banda no armónico.

55 La figura 2 ilustra una implementación preferida del procedimiento de la invención. En la etapa 200, la interfaz de entrada 100 o cualquier otra entidad dentro del aparato para decodificación lee los datos de control de extensión de ancho de banda de la señal de audio codificada y estos datos de control de extensión de ancho de banda pueden ser una indicación por trama o, si se proporciona, una indicación adicional por elemento como se analiza en el contexto de la figura 1b con respecto a la norma de USAC. En la etapa 202, el procesador 102 recibe los datos de control de extensión de ancho de banda y almacena los datos de control de extensión de ancho de banda en un registro de control específico implementado dentro del procesador 102 de la figura 1a. A continuación, en la etapa 204, el controlador 104 accede a este registro de control del procesador y como se indica en 206, sobrescribe el registro de control con un valor que indica la extensión de ancho de banda no armónica. Esto se ilustra de manera ejemplar dentro de la sintaxis de USAC para el elemento de un solo canal en 600 en la figura 6 o para el sbr\_channel\_pair\_element indicado en la etapa 700 en la figura 7a y 702, 704 en la figura 7b, respectivamente. En

particular, la “sobreescritura” como se ilustra en el bloque 206 de la figura 2 puede implementarse insertando las líneas 600, 700, 702, 704 a la sintaxis de USAC. En particular, el resto de la figura 6 corresponde a la tabla 41 de ISO/IEC DIS 23003-3 y las figuras 7a, 7b corresponden a la tabla 42 de ISO/IEC DIS 23003-3. Esta norma internacional se incorpora en el presente documento en su totalidad por referencia. En la norma se da una definición detallada de todos los parámetros/valores en la figura 6 y figuras 7a, 7b.

En particular, la línea adicional en la sintaxis de alto nivel indicada en 600, 700, 702, 704 indica que independientemente del valor de `sbrPatchingMode` como se lee del flujo de bits en 602, no obstante, el indicador de `sbrPatchingMode` se establece a uno, esto es, que señala, al proceso adicional en el decodificador, que se va a realizar un modo de extensión de ancho de banda no armónico. De manera importante, la línea de sintaxis 600 se coloca después de la lectura del lado del decodificador de los datos de extensión de ancho de banda armónicos específicos que consisten en `sbrOversamplingFlag`, `sbrPitchInBinsFlag` y `sbrPitchInBins` indicados en 604. Así, como se ilustra en la figura 6 y análogamente en la figura 7A, la señal de audio codificada comprende datos de carga útil de extensión de ancho de banda comunes 606 para ambos modos de extensión de ancho de banda, esto es, el modo de extensión de ancho de banda no armónico y el modo de extensión de ancho de banda armónico y adicionalmente datos específicos para el modo de extensión de ancho de banda armónico ilustrado en 604. Esto se analizará más adelante en el contexto de la figura 3a. La variable “`lpHBE`” ilustra el procedimiento inventivo, esto es, el modo de “extensión de ancho de banda armónico de baja potencia”, que es un modo de extensión de ancho de banda no armónico, pero con una modificación adicional que se analizará más adelante con respecto a “la extensión de ancho de banda armónica”.

Preferentemente, como se indica en la figura 1a, el procesador 102 es un procesador de recursos limitados. Específicamente, el procesador de recursos limitados 102 tiene recursos de procesamiento y recursos de memoria que son suficientes para decodificar la señal de audio utilizando el segundo modo de extensión de ancho de banda no armónico. Sin embargo, específicamente la memoria o los recursos de procesamiento no son suficientes para decodificar la señal de audio codificada usando el primer modo de extensión de ancho de banda armónico. Como se indica en la figura 3a, una trama comprende un encabezamiento 300, datos de carga útil de extensión de ancho de banda comunes 302, datos de extensión de ancho de banda armónicos adicionales 304 tal como información en cuanto a un tono, una cuadrícula armónica o así y adicionalmente datos centrales codificados 306. El orden de los elementos de datos, sin embargo, puede ser diferente de la figura 3a. En una realización preferida diferente, los datos centrales codificados se encuentran en primer lugar. A continuación, el encabezamiento 300 que tiene el indicador/bit de `sbrPatchingMode` viene seguido por los datos de HBE adicionales 304 y finalmente, los datos de extensión de BW comunes 302.

Los datos de extensión de ancho de banda armónicos adicionales son, en el ejemplo de USAC, como se analiza en el contexto de la figura 6, el elemento 604, la información de `sbrPitchInBins` que consiste en 7 bits. Específicamente, como se indica en la norma USAC, los datos de `sbrPitchInBins` controlan la adición de términos de producto cruzado en el dispositivo de trasposición armónico de SBR. `sbrPitchInBins` es un valor entero en el intervalo entre 0 y 127 y representa la distancia medida en binarios de frecuencia para una 1536-DFT que actúa sobre la frecuencia de muestreo del codificador central. En particular, se ha encontrado que usando la información de `sbrPitchInBins`, se puede determinar el tono o cuadrícula armónica. Esto se ilustra en la fórmula (1) en la figura 8b. Con el fin de calcular la cuadrícula armónica, se calculan los valores de `sbrPitchInBins` y `sbrRatio`, en los que la proporción de SBR puede ser como se indica en la figura 8b anterior.

Naturalmente, otras indicaciones de la cuadrícula armónica, el tono o el tono fundamental que define la cuadrícula armónica pueden incluirse en el flujo de bits. Estos datos son usados para controlar el primer modo de extensión de ancho de banda armónico y pueden, en una realización de la presente invención, descartarse, de tal manera que se realiza el modo de extensión de ancho de banda no armónico sin ninguna modificación. En otras realizaciones, sin embargo, el modo de extensión de ancho de banda no armónico directo se modifica utilizando los datos de control para el modo de extensión de ancho de banda armónico, como se ilustra en la figura 3B y otras figuras. En otras palabras, la señal de audio codificada comprende los datos de carga útil de extensión de ancho de banda comunes 302 para la primera extensión de ancho de banda armónica y el segundo modo de extensión de ancho de banda no armónico y datos de carga útil adicionales 304 para el primer modo de extensión de ancho de banda armónico. En este contexto, el controlador 104 ilustrado en la figura 1a está configurado para utilizar los datos de carga útil adicionales para controlar el procesador 102 para modificar una operación de aplicación de parches realizada por el procesador, en comparación con una operación de aplicación de parches en el segundo modo de extensión de ancho de banda no armónico sin ninguna modificación. Para este fin, se prefiere que el procesador 102 comprenda una memoria intermedia de aplicación de parches como se ilustra en la figura 3b y la implementación específica de la memoria intermedia se explica de manera ejemplar con respecto a la figura 8d.

En la realización adicional, los datos de carga útil adicionales 304 para el primer modo de extensión de ancho de banda armónico comprenden información en cuanto a una característica armónica de la señal de audio codificada y esta característica armónica puede consistir de datos de `sbrPitchInBins`, otros datos de cuadrícula armónica, datos de tono fundamentales o cualesquiera otros datos, de los cuales se puede derivar una cuadrícula armónica o un tono fundamental o un tono de la porción correspondiente de la señal de audio codificada. El controlador 104 está

configurado para modificar un contenido de la memoria intermedia de aplicación de parches de una memoria intermedia de aplicación de parches utilizada por el procesador 102 para realizar una operación de aplicación de parches en la decodificación de la señal de audio codificada, de tal manera que una característica armónica de una señal de parche está más cercana a la característica armónica que una señal parcheada sin modificar la memoria intermedia de aplicación de parches.

Para este fin, se hace referencia a la figura 9 que ilustra, en 900, un espectro original que tiene líneas espectrales en una cuadrícula armónica  $k \cdot f_0$  y las líneas armónicas se extienden de 1 a N. Además, el tono fundamental  $f_0$  es, en este ejemplo, igual a 3, de tal manera que la cuadrícula armónica comprende todos los múltiplos de 3. Además, el elemento 902 indica un espectro central decodificado antes de la aplicación de parches. En particular, la frecuencia de cruce  $x_0$  se indica en 16 y una fuente de aplicación de parches se indica para extenderse de la línea de frecuencia 4 a la línea de frecuencia 10. La frecuencia de inicio y/o parada fuente de aplicación de parches se señala preferentemente dentro de la señal de audio codificada típicamente como datos dentro de los datos de carga útil de extensión de ancho de banda común 302 de la figura 3a. El elemento 904 indica la misma situación como en el elemento 902, pero con una cuadrícula armónica calculada adicionalmente  $k \cdot f_0$  en 906. Además, se indica un destino de aplicación de parches 908. Este destino de aplicación de parches se incluye preferentemente de manera adicional en los datos de carga útil de extensión de ancho de banda común 302 de la figura 3a. Así, la fuente de aplicación de parches indica la frecuencia inferior del intervalo fuente como se indica en 903 y el destino de aplicación de parches indica el borde inferior del destino de aplicación de parches. Si la aplicación de parches normalmente no armónica se aplicara como se indica 910, entonces se observaría que habría una falta de coincidencia entre las líneas tonales o líneas armónicas de los datos parcheados y la cuadrícula armónica calculada 906. Así, la aplicación de parches de SBR heredada o el modo de aplicación de parches no armónico de AAC de alta eficiencia o USAC directo inserta un parche con una cuadrícula armónica falsa. Con el fin de abordar esta cuestión, la modificación de este parche no-armónico directo se realiza por el procesador. Una manera para modificar es girar el contenido de la memoria intermedia de aplicación de parches o, dicho de otra manera, mover las líneas armónicas dentro de la banda de aplicación de parches, pero sin cambiar la distancia en frecuencia de las líneas armónicas. Otras maneras para hacer coincidir la cuadrícula armónica del parche con la cuadrícula armónica calculada del espectro decodificado antes de la aplicación de parches son claras para los expertos en la materia. En esta realización preferida de la presente invención, los datos de extensión de ancho de banda armónicos adicionales incluidos en la señal de audio codificada junto con los datos de carga útil de extensión de ancho de banda comunes no se descartan simplemente, sino que se reutilizan para mejorar aún la calidad de audio al modificar el modo de extensión de ancho de banda no armónico señalado comúnmente en el flujo de bits. Sin embargo, debido al hecho de que el modo de extensión de ancho de banda no armónico modificado es todavía un modo de extensión de ancho de banda no armónico que depende de una operación de copiado de un conjunto de binarios de frecuencia adyacentes a un conjunto de binarios de frecuencia adyacentes, este procedimiento no da como resultado una cantidad adicional de recursos de memoria, en comparación con la realización del modo de extensión de ancho de banda no armónico directo, pero mejora significativamente la calidad de audio de la señal reconstruida debido a las cuadrículas armónicas coincidentes como se indica en la figura 9 en 912.

La figura 3c ilustra una implementación preferida realizada por el controlador 104 de la figura 3b. En una etapa 310, el controlador 104 calcula una cuadrícula armónica de los datos de extensión de ancho de banda armónicos adicionales y para este fin se puede realizar cualquier cálculo, pero en el contexto de USAC, se realiza la fórmula (1) en la figura 8b. Además, en la etapa 312, se determinan una banda fuente de aplicación de parches y una banda objetivo de aplicación de parches, esto es, puede comprender básicamente leer los datos fuente de aplicación de parches 903 y los datos de destino de aplicación de parches 908 de los datos de extensión de ancho de banda comunes. En otras realizaciones, sin embargo, estos datos pueden predefinirse y por consiguiente pueden ya ser conocidos para el decodificador y no necesariamente tienen que transmitirse.

En la etapa 314, la banda fuente de aplicación de parches se modifica dentro de los bordes de frecuencia, esto es, los bordes de parcheo de la fuente de aplicación de parches no se cambian, en comparación con los datos transmitidos. Esto se puede hacer ya sea antes de la aplicación de parches, esto es, cuando los datos de aplicación de parches son, con respecto al espectro central o decodificado antes de la aplicación de parches indica en 902 o cuando el contenido de la aplicación de parches ya se ha transpuesto al intervalo de frecuencia más alta, esto es, como se ilustra en la figura 9 en 910 y 912, donde se realiza la rotación posteriormente a la aplicación de parches, donde la aplicación de parches se simboliza por la flecha 914.

Esta aplicación de parches 914 o "copiado" es una aplicación de parches no armónica, que puede observarse en la figura 9 al comparar la amplitud de la fuente de aplicación de parches que comprende seis incrementos de frecuencia y los mismos seis incrementos de frecuencia en el intervalo objetivo, esto es, en 910 o 912.

La modificación se realiza de tal manera que se localiza una porción de frecuencia en la banda fuente de aplicación de parches que coincide con la cuadrícula armónica, después de la aplicación de parches, en una porción de frecuencia objetivo que coincide con la cuadrícula armónica.

Preferentemente, como se ilustra en la figura 8d, la memoria intermedia de aplicación de parches indicada en tres estados diferentes 828, 830, 832 se proporciona dentro del procesador 102. El procesador está configurado para cargar la memoria intermedia de aplicación de parches como se indica en 400 en la figura 4. A continuación, el controlador está configurado para calcular 402 un valor de desplazamiento de memoria intermedia utilizando los datos de extensión de ancho de banda adicionales y los datos de extensión de ancho de banda comunes. A continuación, en la etapa 404, el contenido de la memoria intermedia se desplaza por el valor de desplazamiento de memoria intermedia calculado. El elemento 830 indica cuándo se ha calculado el valor de desplazamiento para que sea "-2" y el elemento 832 indica un estado de memoria intermedia en el cual se ha calculado un valor de desplazamiento 2 en la etapa 404 y se ha realizado un cambio en +2 en la etapa 404. A continuación, como se ilustra en 406 de la figura 4, se realiza la aplicación de parches usando el contenido de memoria intermedia de aplicación de parches desplazado y la aplicación de parches se realiza, no obstante, de manera no armónica. A continuación, en la etapa 408, el resultado de la aplicación de parches se modifica utilizando los datos de extensión de ancho de banda comunes. Tales datos de ancho de banda de extensión comunes utilizados adicionalmente pueden ser, como se conoce de AAC de alta eficiencia o de USAC, datos de envolvente espectral, datos de ruido, datos sobre líneas armónicas específicas, datos de filtración inversa, etc.

Para este fin, se hace referencia a la figura 5 que ilustra una implementación más detallada del procesador 102 de la figura 1a. El procesador comprende típicamente un decodificador central 500, un aplicador de parches 502 con la memoria intermedia de aplicación de parches, un modificador de parche 504 y un combinador 506. El decodificador central está configurado para decodificar la señal de audio codificada para obtener un espectro decodificado antes de la aplicación de parches, como se ilustra en 902 en la figura 9. A continuación, el aplicador de parches con la memoria intermedia de aplicación de parches 502 realiza la operación 914 en la figura 9. El aplicador de parches 502 realiza la modificación de la memoria intermedia de aplicación de parches ya sea antes o después de la aplicación de parches, como se analiza en el contexto de la figura 9. El modificador de parche 504 usa finalmente los datos de extensión de ancho de banda adicionales para modificar el resultado de la aplicación del parche, como se señala en 408 en la figura 4. A continuación, el combinador 506, que puede ser, por ejemplo, un combinador de dominio de frecuencia en forma de un banco de filtros de síntesis, combina la salida del modificador de parche 504 y la salida del decodificador central 500, esto es, la señal de banda baja, con el fin de obtener finalmente la señal de audio de ancho de banda extendido como salida en la línea 112 en la figura 1a.

Como ya se ha analizado en el contexto de la figura 1b, los datos de control de extensión de ancho de banda pueden comprender una primera entidad de datos de control para un elemento de audio, tal como SBR armónico ilustrado en la figura 1B, donde este elemento de audio comprende una pluralidad de tramas de audio 116, 118, 120. La primera entidad de datos de control indica si el primer modo de extensión de ancho de banda armónico está activo o no para la pluralidad de tramas. Además, se proporciona una segunda entidad de datos de control correspondiente al modo de aplicación de parches de SBR de manera ejemplar en la norma USAC que se proporciona en cada uno de los encabezamientos 116a, 118a, 120a para las tramas individuales.

La interfaz de entrada 100 de la figura 1a está configurada para leer los primeros datos de control para el elemento de audio y la segunda entidad de datos de control para cada trama de la pluralidad de tramas y el controlador 104 de la figura 1a está configurado para controlar el procesador 102 para decodificar la señal de audio utilizando el segundo modo de extensión de ancho de banda no armónico independientemente del valor de la primera entidad de datos de control e independientemente de un valor de la segunda entidad de datos de control.

En una realización de la presente invención y como se ilustra por los cambios en la sintaxis en la figura 6 y figuras 7a, 7b, el decodificador de USAC se fuerza a omitir el cálculo de extensión de ancho de banda armónico complejo relativamente alto. Así, participa la extensión de ancho de banda o "HBE de baja potencia", si el indicador de IpHBE indicado en 600 y 700, 702, 704 se establece a un valor de no cero. El indicador de IpHBE puede establecerse por un decodificador individualmente, dependiendo de los recursos de hardware disponibles. Un valor de cero significa que el decodificador actuará totalmente compatible con la norma, esto es, como se ordena por las primeras y segundas entidades de datos de control de la figura 1b. Sin embargo, si el valor es uno, entonces el modo de extensión de ancho de banda no armónico se efectuará por el procesador incluso cuando se señalice el modo de extensión de ancho de banda armónico.

Así, la presente invención proporciona un procesador que requiere una complejidad computacional más baja y un consumo de memoria más bajo junto con un nuevo procedimiento de decodificación. La sintaxis del flujo de bits de eSBR como se define en [1] comparte una base común tanto para decodificación de HBE[1] como decodificación de SBR heredada [2]. En caso de HBE, sin embargo, se codifica información adicional al flujo de bits. El decodificador de "HBE de baja complejidad" en una realización preferida de la presente invención decodifica datos codificados de USAC de acuerdo con [1] y descarta toda la información específica de HBE. A continuación, los datos de eSBR restantes se alimentan e interpretan por el algoritmo de SBR heredado [2], esto es, los datos se usan para aplicar parches de copiado [2] en lugar de transposición armónica. La modificación de la mecánica de decodificación de eSBR, con respecto a los cambios de sintaxis, se ilustra en las figuras 6 y 7a, 7b. Además, en una realización preferida, la información de HBE específica, tal como información de sbrPitchInBins portada por el flujo de bits se

reutiliza.

Con los datos del flujo de bits codificados de USAC heredados el valor de *sbrPitchInBins* podría transmitirse dentro de una trama de USAC. Este valor refleja un valor de frecuencia que se determinó por un codificador para transmitir información que describe la estructura armónica de la trama de USAC actual. Con el fin de aprovechar este valor sin utilizar la funcionalidad de HBE convencional, el siguiente método inventivo debe aplicarse paso a paso:

1. Extraer *sbrPitchInBins* del flujo de bits

Véase tabla 44 y tabla 45, respectivamente, para información en cuanto a cómo extraer el elemento de flujo de bits *sbrPitchInBins* del flujo de bits de USAC [1].

2. Calcular la cuadrícula armónica de acuerdo con la fórmula (1)

$$\text{Cuadrícula armónica} = NINT \left( \left( \frac{64 * \text{sbrPitchInBins} * \text{sbrRatio}}{1536} \right) \right)$$

Fórmula (1)

3. Calcular la distancia tanto de la sub-banda de inicio de aplicación de parches fuente como de la sub-banda de inicio de aplicación de parches de destino a cuadrícula armónica

El diagrama de flujo de la figura 8a proporciona una descripción detallada del algoritmo inventivo de cómo calcular la distancia de inicio y parada de aplicación de parches a la cuadrícula armónica

<i>harmonicGrid (hg)</i>	cuadrícula armónica de acuerdo con (1)
<i>source_band</i>	banda fuente de parche QMF 903 de la figura 9
<i>dest_band</i>	banda de destino de parche QMF 908 de la figura 9
<i>p_mod_x</i>	<i>source_band</i> mod <i>hg</i>
<i>k_mod_x</i>	<i>dest_band</i> mod <i>hg</i>
<i>mod</i>	Operación módulo
<i>NINT</i>	redondeo al número entero más cercano
<i>sbrRatio</i> ,	proporción de SBR, esto es, 1/2, 3/8 o 1/4
<i>pitchInBins</i>	información de tono transmitida en el flujo de bits.

Posteriormente, la figura 8a se analiza en más detalle. Preferentemente, este control, esto es, todo el cálculo se realiza en el controlador 104 de la figura 1a. En la etapa 800, la cuadrícula armónica se calcula de acuerdo con la fórmula (1) como se ilustra en la figura 8b. A continuación, se determina si la cuadrícula armónica *hg* es menor de 2. Si este no es el caso, entonces el control procede a la etapa 810. Sin embargo, cuando se determina que la cuadrícula armónica es menor de 2, entonces la etapa 804 determina si el valor de banda fuente es par. Si este es el caso, entonces se determina que la cuadrícula armónica es 2, pero si esto no es el caso, entonces se determina que la cuadrícula armónica es igual a 3. A continuación, en la etapa 810, se realizan los cálculos de módulo. En la etapa 812, se determina si tanto el módulo-cálculo difieren. Si los resultados son idénticos, el procedimiento termina y si los resultados difieren, se calcula el valor de desplazamiento, como se indica en el bloque 814 como la diferencia entre ambos resultados de módulo-cálculo. Entonces, como también se ilustra en la etapa 814, se realiza el cambio de memoria intermedia con envolvente. Merece la pena destacar que las relaciones de fase se consideran preferentemente cuando se aplica el desplazamiento. El control se detiene en el bloque 816.

Para resumir, como se ilustra en la figura 8c, todo el procedimiento comprende la etapa de extraer la información de *sbrPitchInBins* del flujo de bits como se indica en 820. A continuación, el controlador calcula la cuadrícula armónica como se indica en 822. A continuación, en la etapa 824, se calcula tanto la distancia de la sub-banda de inicio fuente como la sub-banda de inicio de destino a la cuadrícula armónica, que corresponde en la realización preferida, a la etapa 810. Finalmente, como se indica en el bloque 826, se realiza el desplazamiento de memoria intermedia de QMF, esto es, el cambio de envolvente dentro del dominio de QMF de la extensión de ancho de banda no armónica de AAC de alta eficiencia.

En el desplazamiento de memoria intermedia de QMF, la estructura armónica de la señal se reconstruye de acuerdo con la información de *sbrPitchInBins* transmitida aunque se haya realizado un procedimiento de extensión de ancho de banda no armónico.

Aunque algunos aspectos se han descrito en el contexto de un aparato para codificación o decodificación, es claro que estos aspectos también representan una descripción del método correspondiente, donde un bloque o dispositivo corresponde a una etapa de método o una característica de una etapa del método. Análogamente, aspectos descritos en el contexto de una etapa de método también representan una descripción de un bloque correspondiente o un elemento o característica de un aparato correspondiente. Algunas o todas las etapas del método pueden ejecutarse por (o usando) un aparato de hardware, como por ejemplo, un microprocesador, una computadora

programable o un circuito electrónico. En algunas realizaciones, algunas o más de las etapas de método más importantes pueden ejecutarse por un aparato de este tipo.

5 Dependiendo de ciertos requisitos de implementación, las realizaciones de la invención pueden implementarse en hardware o software. La implementación puede realizarse utilizando un medio de almacenamiento no transitorio, tal como un medio de almacenamiento digital, por ejemplo, un disco flexible, una unidad de disco duro (HDD), un DVD, un Blu-Ray, un CD, una ROM, una PROM y EPROM, una EEPROM o una memoria FLASH, que tiene señales de control legibles electrónicamente almacenadas en el mismo, que cooperan (o pueden cooperar) con un sistema de computadora programable, de tal manera que se realiza el respectivo método. Por consiguiente, el medio de almacenamiento digital puede ser legible por computadora.

10 Algunas realizaciones de acuerdo con la invención comprenden un portador de datos que tiene señales de control legibles electrónicamente, que pueden cooperar con un sistema de computadora programable, de tal manera que se realiza uno de los métodos descritos en el presente documento.

15 En general, las realizaciones de la presente invención pueden implementarse como un producto de programa de computadora con un código de programa, siendo el código de programa operativo para realizar uno de los métodos, cuando el producto de programa de computadora se ejecuta en una computadora. El código de programa puede almacenarse, por ejemplo, en portador que es legible por máquina.

20 Otras realizaciones comprenden el programa de computadora para realizar uno de los métodos descritos en el presente documento, almacenado en un portador que es legible por máquina.

25 En otras palabras, una realización del método inventivo es, por consiguiente, un programa de computadora que tiene un código de programa para realizar uno de los métodos descritos en el presente documento, cuando el programa de computadora se ejecuta en una computadora.

30 Una realización adicional del método inventivo es, por consiguiente, un portador de datos (o medio de almacenamiento digital o medio legible por computadora) que comprende, grabado en el mismo, el programa de computadora para realizar uno de los métodos descritos en el presente documento. El portador de datos, el medio de almacenamiento digital o medio grabado suelen ser tangibles y/o no transitorios.

35 Una realización adicional del método de invención es, por consiguiente, un flujo de datos o una secuencia de señales que representan el programa de computadora para realizar uno de los métodos descritos en el presente documento. El flujo de datos o la secuencia de señales pueden configurarse, por ejemplo, para transferirse mediante una conexión de comunicación de datos, por ejemplo, mediante Internet.

40 Una realización adicional comprende medios de procesamiento, por ejemplo, una computadora o un dispositivo lógico programable, configurado para o adaptado para, realizar uno de los métodos descritos en el presente documento.

Una realización adicional comprende además una computadora que tiene instalado en la misma el programa de computadora para realizar uno de los métodos descritos en el presente documento.

45 Una realización adicional de acuerdo con la invención comprende un aparato o sistema configurado para transferir (por ejemplo, electrónicamente u ópticamente) un programa de computadora para realizar uno de los métodos descritos en el presente documento a un receptor. El receptor puede ser, por ejemplo, una computadora, un dispositivo móvil, un dispositivo de memoria o similares. El aparato o sistema puede comprender, por ejemplo, un servidor de archivos para transferir el programa de computadora al receptor.

50 En algunas realizaciones, un dispositivo lógico programable (por ejemplo, un campo de matriz de puertas programables) puede usarse para realizar algunas o todas las funcionalidades de los métodos descritos en el presente documento. En algunas realizaciones, un campo de matriz de puertas programables puede cooperar con un microprocesador para realizar uno de los métodos descritos en el presente documento. En general, los métodos se realizan preferentemente por cualquier aparato de hardware.

55 Las realizaciones descritas anteriormente son solo ilustrativas de los principios de la presente invención. Se entiende que modificaciones y variaciones de las disposiciones y detalles descritos en el presente documento serán evidentes para los expertos en la materia. Es la intención, por consiguiente, estar limitados sólo por el alcance de las reivindicaciones de patente inminentes y no por los detalles específicos presentados a modo de descripción y explicación de las realizaciones del presente documento.

**Referencias**

- [1] ISO/IEC 23003-3: 2012: "Unified speech and audio coding"
- [2] ISO/IEC 14496-3: 2009: "Audio"
- [3] ISO/IEC JTC1/SC29/WG11 MPEG2011/N12232: "USAC Verification Test Report"

**REIVINDICACIONES**

1. Aparato para decodificar una señal de audio codificada (101) que comprende datos de control de extensión de ancho de banda que indican ya sea un primer modo de extensión de ancho de banda armónico o un segundo modo de extensión de ancho de banda no armónico, que comprende:
- 5 una interfaz de entrada (100) para recibir la señal de audio codificada que comprende los datos de control de extensión de ancho de banda que indican ya sea el primer modo de extensión de ancho de banda armónico o el segundo modo de extensión de ancho de banda no armónico;
- 10 un procesador (102) para decodificar la señal de audio (101) usando el segundo modo de extensión de ancho de banda no armónico; y
- un controlador (104) para controlar el procesador (102) para decodificar la señal de audio utilizando el segundo modo de extensión de ancho de banda no armónico, incluso cuando los datos de control de extensión de ancho de banda indican el primer modo de extensión de ancho de banda armónico para la señal codificada.
- 15
2. Aparato de acuerdo con la reivindicación 1, en el que el procesador (102) tiene memoria y recursos de procesamiento que son suficientes para decodificar la señal de audio codificada usando el segundo modo de extensión de ancho de banda no armónico, en el que los recursos de memoria o de procesamiento no son suficientes para decodificar la señal de audio codificada usando el primer modo de extensión de ancho de banda armónico.
- 20
3. Aparato de acuerdo con la reivindicación 1 o 2, en el que la interfaz de entrada (100) está configurada para leer los datos de control de extensión de ancho de banda para determinar si la señal de audio codificada se ha de decodificar usando ya sea el primer modo de extensión de ancho de banda armónico o el segundo modo de extensión de ancho de banda no armónico y para almacenar los datos de control de extensión de ancho de banda en un registro de control del procesador, y en el que el controlador (104) está configurado para acceder al registro de control del procesador y para sobrescribir un valor en el registro de control del procesador por un valor que indica el segundo modo de extensión de ancho de banda no armónico, cuando la interfaz de entrada (100) ha almacenado un valor que indica el primer modo de extensión de ancho de banda armónico.
- 25
- 30
4. Aparato de una de las reivindicaciones precedentes, en el que la señal de audio codificada comprende datos de carga útil de extensión de ancho de banda comunes (302) para el primer modo de extensión de ancho de banda armónico y el segundo modo de extensión de ancho de banda no armónico y datos de carga útil adicionales (304) para el primer modo de extensión de ancho de banda armónico solamente, y en el que el controlador (104) está configurado para utilizar los datos de carga útil adicionales (304) para controlar el procesador (102) para modificar una operación de aplicación de parches realizada por el procesador, en comparación con una operación de aplicación de parches en el segundo modo de extensión de ancho de banda no armónico, en el que la operación de aplicación de parches modificada es una operación de aplicación de parches no armónica.
- 35
- 40
5. Aparato de acuerdo con la reivindicación 4, en el que los datos de carga útil adicionales (304) comprenden información sobre una característica armónica de la señal de audio codificada, y en el que el controlador (104) está configurado para modificar un contenido de memoria intermedia de aplicación de parches (828, 830, 832) de una memoria intermedia de aplicación de parches utilizada por el procesador (102) para realizar una operación de aplicación de parches en la decodificación de la señal de audio codificada, de tal manera que una característica armónica de una señal parcheada es más cercana a la característica armónica que una característica armónica de una señal parcheada sin modificar el contenido de memoria intermedia de aplicación de parches.
- 45
- 50
6. Aparato de acuerdo con la reivindicación 4 a 5, en el que el controlador (104) está configurado:
- 55 para calcular (310) una cuadrícula armónica que indica una frecuencia de tono de los datos de carga útil adicionales,
- para determinar (312) una información fuente de aplicación de parches e información objetivo de aplicación de parches para una banda fuente de aplicación de parches que tiene bordes de frecuencia y una banda objetivo de parches que tiene bordes de frecuencia; y
- 60 para modificar (314) los datos dentro de la banda fuente de parches dentro de los bordes de frecuencia antes o después de una operación de aplicación de parches (914), de tal manera que se localiza la porción de frecuencia en la banda fuente de aplicación de parches que coincide con la cuadrícula armónica, después de la aplicación de parches (914), en una porción de frecuencia objetivo (912) que coincide con la cuadrícula armónica.

7. Aparato de acuerdo con una de las reivindicaciones 4 a 6,  
 en el que el procesador (102) comprende una memoria intermedia de aplicación de parches,  
 en el que el procesador está configurado para cargar (400) la memoria de aplicación de parches utilizando los datos  
 de carga útil de extensión de ancho de banda común,
- 5 en el que el controlador está configurado para calcular (402) un valor de desplazamiento de memoria intermedia  
 utilizando los datos de extensión de ancho de banda adicionales que indican una cuadrícula armónica de la señal de  
 audio codificada usando una información de banda fuente de aplicación de parches (903) e información de banda de  
 destino de parche (908),  
 en el que el controlador está configurado para provocar (404) una operación de desplazamiento de memoria  
 10 intermedia al contenido de memoria intermedia; y  
 en el que el procesador (102) está configurado para generar (406, 408) datos parcheados utilizando el contenido de  
 memoria intermedia desplazado por el valor de desplazamiento de memoria intermedia.
8. Aparato de acuerdo con la reivindicación 7, en el que el controlador está configurado para provocar (404) la  
 15 operación de desplazamiento de memoria intermedia con una envolvente.
9. Aparato de acuerdo con una de las reivindicaciones precedentes,  
 en el que el procesador comprende:
- 20 un decodificador central (500) para decodificar una señal de audio codificada central (902);  
 un parche (502) para parchear una región de frecuencia fuente de la señal de audio codificada central a una  
 región de frecuencia objetivo usando datos de extensión de ancho de banda de la señal de audio codificada de  
 acuerdo con el modo de extensión de ancho de banda no armónico; y  
 un modificador de parche (504) para modificar una señal parcheada en la región de frecuencia objetivo utilizando  
 25 los datos de extensión de ancho de banda de la señal de audio codificada.
10. Aparato de acuerdo con una de las reivindicaciones precedentes,  
 en el que los datos de control de extensión de ancho de banda comprenden una primera entidad de datos de control  
 (114) para un elemento de audio que comprende una pluralidad de tramas de audio, indicando la primera entidad de  
 30 datos de control si el primer modo de extensión de ancho de banda armónico está activo o no para la pluralidad de  
 tramas, una segunda entidad de datos de control (116a, 118a, 120a) para cada trama de la señal de audio  
 codificada que indica si el primer modo de extensión de ancho de banda armónico está activo o no para cada trama  
 individual de la señal de audio codificada,  
 en el que la interfaz de entrada (100) está configurada para leer la primera entidad de datos de control para el  
 35 elemento de audio y la segunda entidad de datos de control para cada trama de la pluralidad de tramas, y  
 en el que el controlador (104) está configurado para controlar el procesador (102) para decodificar la señal de audio  
 utilizando el segundo modo de extensión de ancho de banda no armónico, independientemente de un valor de una  
 primera entidad de datos de control e independientemente de un valor de la segunda entidad de datos de control.
- 40 11. Aparato de acuerdo con una de las reivindicaciones precedentes,  
 en el que la señal de audio codificada es un flujo de bits como se define por la norma USAC, en el que el procesador  
 (102) está configurado para realizar el segundo modo de extensión de ancho de banda no armónico como se define  
 por la norma USAC, y en el que la interfaz de entrada está configurada para analizar el flujo de bits que comprende  
 45 la señal de audio codificada de acuerdo con la norma de codificación de voz y audio unificada, USAC.
12. Aparato de acuerdo con una de las reivindicaciones precedentes, en el que el procesador (102) tiene recursos  
 de memoria y procesamiento suficientes para decodificar la señal de audio codificada usando el segundo modo de  
 extensión de ancho de banda no armónico, en el que los recursos de memoria o de procesamiento no son  
 suficientes para decodificar la señal de audio codificada usando el primer modo de extensión de ancho de banda  
 50 armónico, cuando la señal de audio codificada es una señal de audio estéreo o de multicanal codificada, y  
 en el que el procesador (102) tiene recursos de memoria y de procesamiento que son suficientes para decodificar la  
 señal de audio codificada usando el segundo modo de extensión de ancho de banda no armónico y usando el primer  
 modo de extensión de ancho de banda armónico, cuando la señal de audio codificada es una señal mono codificada.
- 55 13. Método de decodificación de una señal de audio codificada (101) que comprende datos de control de extensión  
 de ancho de banda que indican ya sea un primer modo de extensión de ancho de banda armónico o un segundo  
 modo de extensión de ancho de banda no armónico, que comprende:
- 60 recibir (100) la señal de audio codificada que comprende los datos de control de extensión de ancho de banda  
 que indican ya sea el primer modo de extensión de ancho de banda armónico o el segundo modo de extensión  
 de ancho de banda no armónico;  
 decodificar (102) la señal de audio (101) usando el segundo modo de extensión de ancho de banda no armónico;  
 y  
 controlar (104) la decodificación de la señal de audio, de tal manera que se usa el segundo modo de extensión

de ancho de banda no armónico en la decodificación, incluso cuando los datos de control de extensión de ancho de banda indican el primer modo de extensión de ancho de banda armónico para la señal codificada.

- 5 14. Programa de computadora para realizar, cuando se ejecuta en una computadora, el método de decodificación de una señal de audio codificada de acuerdo con la reivindicación 13.




FIG 1A




FIG 1B

harmonicSBR	sbrPatchingMode	norma USAC	decodificador novedoso
0	X	no armónico	no armónico
0	X	no armónico	no armónico
1	0	armónico	no armónico
1	1	no armónico	no armónico

130

no armónico  
como se define  
en la norma  
de HE-AAC

FIG 1C




FIG 2




FIG 3A




FIG 3B




FIG 3C




FIG 4




FIG 5

**sintaxis de sbr\_single\_channel\_element()**

Sintaxis	No. de bits	Mnemo-técnico
sbr_single_channel_element(bs_amp_res, bs_pvc_mode, indepFlag)		
{		
si (harmonicSBR) {		
si (sbrPatchingMode[0] == 0) {	1	uimbsf
sbrOversamplingFlag[0];	1	uimbsf
si (sbrPitchInBinsFlag[0])	1	uimbsf
sbrPitchInBins[0];	7	uimbsf
De otra manera		
sbrPitchInBins[0] = 0;		
} de otra manera {		
sbrOversamplingFlag[0] = 0;		
sbrPitchInBins[0] = 0;		
}		
si(!pHBE)sbrPatchingMode[0] = 1;		
}		
sbr_grid(0, bs_pvc_mode);		
sbr_dtdf(0, bs_pvc_mode, indepFlag);		
sbr_invf(0);		
si (bs_pvc_mode == 0) {		
sbr_envelope(0, 0, bs_amp_res);		
} de otra manera {		
pvc_envelope(indepFlag);		
}		
sbr_noise(0, 0);		
si (bs_add_harmonic_flag[0]) {	1	uimbsf
sbr_sinusoidal_coding(0, bs_pvc_mode);		
}		
}		

FIG 6

sintaxis de sbr\_channel\_pair\_element()

Sintaxis	No. de bits	Mnemotécnico
sbr_channel_pair_element(bs_amp_res, indepFlag)		
{		
si (bs_coupling) {	1	uimsbf
si (harmonicSBR) {		
si (sbrPatchingMode[0,1] == 0) {	1	uimsbf
sbrOversamplingFlag[0,1];	1	uimsbf
si (sbrPitchInBinsFlag[0,1])	1	uimsbf
sbrPitchInBins[0,1];	7	uimsbf
de otra manera		
sbrPitchInBins[0,1] = 0;		
} de otra manera {		
sbrOversamplingFlag[0,1] = 0;		
sbrPitchInBins[0,1] = 0;		
}		
} si (!pHBE) sbrPatchingMode[0,1] = 1;		
}		
sbr_grid(0, 0);		
sbr_dtdf(0, 0, indepFlag);		
sbr_dtdf(1, 0, indepFlag);		
sbr_invf(0);		
sbr_envelope(0,1, bs_amp_res);		
sbr_noise(0,1);		
sbr_envelope(1,1, bs_amp_res);		
sbr_noise(1,1);		
} de otra manera {		
si (harmonicSBR) {		
si (sbrPatchingMode[0] == 0) {	1	uimsbf
sbrOversamplingFlag[0];	1	uimsbf
si (sbrPitchInBinsFlag[0])	1	uimsbf
sbrPitchInBins[0];	7	uimsbf
De otra manera		
sbrPitchInBins[0] = 0;		
} de otra manera {		
sbrOversamplingFlag[0] = 0;		
sbrPitchInBins[0] = 0;		
}		
}		

700

CONTINUADO EN FIG 7B

FIG 7A




FIG 7B




FIG 8A

harmonicGrid (hg)	cuadrícula armónica de acuerdo con (1)
source_band	banda fuente parche QMF
dest_band	banda de destino parche QMF
p_mod_x	source_band mod hg
k_mod_x	dest_band mod hg
mod	operación de módulo
NINT	redondeo a entero más cercano
sbrRatio	proporción SBR, esto es $\frac{1}{2}$ , $\frac{3}{8}$ o $\frac{1}{4}$
pitchInBins	información de tono transmitida en flujo de bits

$$\text{harmonicGrid} = \text{NINT} \left( \left( \frac{64 * \text{sbrPitchInBins} * \text{sbrRatio}}{1536} \right) \right)$$

**Fórmula (1)**

**FIG 8B**




FIG 8C




FIG 8D




FIG 9