


19



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 745 478**

51 Int. Cl.:

H04N 5/357 (2011.01)

H04N 5/355 (2011.01)

H04N 5/378 (2011.01)

H04N 5/3745 (2011.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

86 Fecha de presentación y número de la solicitud internacional: **18.02.2009 PCT/US2009/034434**

87 Fecha y número de publicación internacional: **03.09.2009 WO09108557**

96 Fecha de presentación y número de la solicitud europea: **18.02.2009 E 09714182 (4)**

97 Fecha y número de publicación de la concesión europea: **26.06.2019 EP 2258107**

54 Título: **Matriz de generación de imágenes con rango dinámico mejorado**

30 Prioridad:

25.02.2008 US 36998

45 Fecha de publicación y mención en BOPI de la traducción de la patente:

02.03.2020

73 Titular/es:

**BAE SYSTEMS IMAGING SOLUTIONS INC.
(100.0%)**

**1841 Zanker Road, Suite 50
San Jose, CA 95112, US**

72 Inventor/es:

FOWLER, BOYD

74 Agente/Representante:

ELZABURU, S.L.P

ES 2 745 478 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín Europeo de Patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre Concesión de Patentes Europeas).

DESCRIPCIÓN

Matriz de generación de imágenes con rango dinámico mejorado

Antecedentes de la invención

5 La presente invención se puede entender más fácilmente en el contexto de matrices de generación de imágenes con poca luz, como las que se utilizan en la fotografía digital para grabar una imagen. Para los fines de esta exposición, una imagen se definirá como una matriz bidimensional de valores digitales que representan la cantidad de luz recibida durante un período de exposición en cada píxel en una superficie bidimensional. Se asumirá que cada píxel es un área rectangular pequeña en esa superficie. En la fotografía digital, la imagen se graba mediante una matriz de generación de imágenes en la que cada píxel incluye un fotodetector que mide la cantidad de luz que cae en una porción del área de píxeles. Se requieren matrices de formación de imágenes que tienen un alto rango dinámico para muchas aplicaciones, incluida la fotografía de investigación científica. El rango dinámico de una matriz de generación de imágenes se definirá como la relación entre la señal máxima para un píxel y la señal mínima que está por encima del ruido.

15 Una clase de matriz de procesamiento de imágenes en uso actual se denomina comúnmente matriz CMOS, ya que se produce mediante un proceso "semiconductor complementario de óxido metálico" o CMOS. Cada píxel de la matriz incluye un fotodetector, como un fotodiodo o un fotograma, y un circuito de lectura. El circuito de lectura convierte la carga recolectada por el fotodetector en una señal de tensión que se transmite a través de una línea de bits que es compartida por un número de píxeles en la matriz. El circuito de conversión de carga es típicamente un seguidor de fuente que consiste en un solo transistor; sin embargo, también se conocen matrices de generación de imágenes que tienen circuitos de conversión de carga más complejos. Durante la lectura, cada píxel en una línea de bits determinada se conecta selectivamente a esa línea de bits y la señal en esa línea de bits se digitaliza con un convertidor analógico a digital que puede incluir un amplificador que establece la ganancia efectiva de la señal analógica a digital.

25 Hay dos fuentes de ruido en los valores digitales registrados desde cada píxel por el convertidor analógico a digital. El primero es el ruido del sensor del fotodiodo y el circuito de lectura analógica, y el segundo es el resultado de los pasos finitos del ADC. El ruido del sensor es la suma del ruido de disparo del fotodetector, y el ruido térmico y $1/f$ de la electrónica de lectura. El ruido de disparo normalmente domina el ruido del sensor para niveles de señal por encima de 10 fotones. La salida del ADC tiene una incertidumbre de la mitad de la diferencia de tensión correspondiente al bit menos significativo del valor digital. Esta incertidumbre se denominará "ruido de cuantificación" en la siguiente exposición.

30 Los recientes avances en la tecnología de imágenes CMOS han dado como resultado sensores de imagen con niveles de ruido de sensor extremadamente bajos, correspondientes a la señal que se produciría al recibir tan solo dos fotones. Para aprovechar una matriz con tales píxeles de bajo ruido en niveles de luz bajos, se debería utilizar un circuito de digitalización que tenga un bajo ruido de cuantificación y una alta ganancia. Sin embargo, si se usa un circuito de digitalización de este tipo para convertir señales de píxeles que tienen intensidades de luz altas, las tensiones de salida serán demasiado altas para que se procesen los circuitos CMOS de bajo costo convencionales. Si, por otro lado, la ganancia del amplificador en el circuito de digitalización se establece en un valor bajo para mantener la señal dentro del rango de los circuitos CMOS cuando se procesan las señales analógicas de los píxeles de alta intensidad, el ruido de cuantificación enmascarará las señales de bajo nivel. .

40 El estado de la técnica es indicado por el documento WO 02/37830 A2 que describe un circuito de lectura conectado a una columna de un conjunto de fotorreceptores que tiene una primera etapa de conversión constituida por un primer amplificador y un primer convertidor analógico a digital, un segundo amplificador y un segundo convertidor analógico a digital, en donde la ganancia del primer y el segundo amplificadores se configuran de manera diferente y las señales digitales emitidas respectivamente desde el primer y el segundo amplificadores se agregan para producir una imagen con un rango dinámico más amplio.

45 La invención proporciona un aparato de acuerdo con la reivindicación independiente 1 y un método correspondiente de acuerdo con la reivindicación independiente 5. Aspectos adicionales de la invención se definen en las reivindicaciones adjuntas.

Breve descripción de los dibujos

La Figura 1 es un diagrama de bloques de un sensor de imagen CMOS de la técnica anterior.

50 La Figura 2 es un dibujo esquemático de una realización de un píxel que puede utilizarse en la presente invención.

La Figura 3 ilustra una realización de una matriz de generación de imágenes según la presente invención.

La Figura 4 ilustra las fuentes de ruido de la señal de salida en función de la entrada de señal de píxel al circuito 48 de digitalización de ganancia dual.

La Figura 5 ilustra otra realización de un circuito de digitalización de ganancia dual según la presente invención.

La Figura 6 ilustra una realización de la presente invención en la que las fuentes de calibración están conectadas a las líneas de bits.

Descripción detallada de las realizaciones preferidas de la invención

5 La manera en que la presente invención proporciona sus ventajas puede entenderse más fácilmente con referencia a la Figura 1, que es un diagrama de bloques de un sensor de imagen CMOS de la técnica anterior. El sensor 20 de imágenes CMOS incluye una matriz bidimensional de elementos 21 de píxeles, que definen el área activa para la medición de imágenes. La imagen que se va a registrar se proyecta en el conjunto de píxeles y cada píxel registra la intensidad de la luz en un área pequeña de la imagen durante un tiempo de exposición finito. El sensor 20 también incluye circuitos periféricos, tales como los decodificadores 25 y 24 de columna y fila, respectivamente, que se utilizan para leer los elementos de píxeles individuales.

10 La luz de la imagen genera resultados en una carga almacenada dentro de cada píxel en un fotodiodo 26. Después de un tiempo de integración fijo, las señales de carga de píxeles se leen de la matriz y, finalmente, se digitalizan para formar una imagen digital. La lectura de la matriz de píxeles se facilita mediante los decodificadores de fila y columna. El decodificador de fila selecciona una fila de píxeles a la vez colocando una señal predeterminada en la línea 22 de selección de fila. La salida de cada píxel en esa fila está conectada a la línea 23 de bits correspondiente que comparte la columna de píxeles en la que se encuentra ese píxel. Cada línea de bit termina en un circuito 28 de digitalización que genera una señal de salida digital que representa la magnitud de la carga que se almacenó en el píxel correspondiente durante la exposición de la imagen. Típicamente, el decodificador de columna conecta las salidas de los circuitos de digitalización a una línea de salida una a la vez hasta que se lean los datos de la fila de píxeles actualmente seleccionada. Este proceso se repite para la siguiente fila de la matriz, y así sucesivamente.

15 Cada elemento de píxel incluye un fotodiodo 26 y un circuito 27 de procesamiento que permite que la carga almacenada en ese fotodiodo se conecte a una línea de bits en el momento en que se lee el píxel. La naturaleza de este circuito de procesamiento depende del diseño del sensor de imagen particular. La Figura 2 es un dibujo esquemático de una realización de un píxel que puede utilizarse en la presente invención. El píxel 31 incluye cuatro transistores 32-35 y un fotodiodo 38 anclado. El transistor 33 es un transistor de reinicio que se utiliza para eliminar cualquier carga que esté almacenada en el fotodiodo 38 antes del comienzo de la exposición colocando el transistor 32 en el estado de conducción mientras el nodo 39 se mantiene a un potencial superior al del cátodo del fotodiodo. Después de reiniciar el fotodiodo, los transistores 32 y 33 se colocan en un estado no conductor.

20 Una vez que el fotodiodo ha sido expuesto a la luz, el transistor 32 se coloca en un estado de conducción. Dado que el nodo 39 fue restablecido a V_{dd} antes de aislar el nodo 39, cualquier carga almacenada en el fotodiodo 38 se mueve sobre el nodo 39 y se almacena en el condensador 30. La tensión en el condensador 30 después de que la carga se haya transferido se determina por la cantidad de carga que se transfirió y la capacitancia del condensador 30. Por lo tanto, el condensador 30 actúa como una carga para el convertidor de tensión. Para maximizar la relación de conversión, la capacitancia del condensador 30 típicamente se establece lo más pequeña posible. Es decir, el condensador 30 es en realidad la capacitancia parásita en el nodo 39. La tensión en el nodo 39 se lee luego a través del seguidor de la fuente 34 cuando la línea de la fila 36 está activada y el seguidor de la fuente 34 está conectado a una línea de bit 37.

25 Como se señaló anteriormente, la señal digital que representa la carga en cualquier fotodiodo dado sufre de dos fuentes de ruido. La primera fuente se denomina ruido del sensor y está determinada por las características del fotodiodo y los circuitos de procesamiento en cada píxel. En general, la potencia de esta fuente de ruido aumenta linealmente con la carga almacenada en el fotodiodo durante la exposición. Los avances en el diseño de píxeles han reducido el ruido del sensor asociado con los niveles de luz bajos hasta el punto en que el ruido del sensor es equivalente a un error de unos pocos electrones en la carga almacenada en el fotodiodo al final de la exposición.

30 La segunda fuente de error es el error al convertir la señal analógica en la línea de bits a un valor digital. Para los propósitos de esta exposición, un convertidor analógico a digital se define como un circuito que convierte una señal analógica entre una tensión mínima y una tensión máxima a un valor digital entre 0 y N-1. Por conveniencia, se asumirá que la tensión mínima es 0 y la tensión máxima es V_{max} . Todas las tensiones de entrada que están entre 0 y V_{max} / N se convierten a un valor digital de 0, tensiones de entrada entre V_{max} / N y $2V_{max} / N$ se convierten a un valor digital de 1, y así sucesivamente. Por lo tanto, el valor de la señal representado por cualquier valor digital de salida dado puede tener un error de hasta $\pm V_{max} / (2N)$. Este error se denominará error de digitalización o ruido de digitalización en la siguiente exposición. El ruido de digitalización depende de la cantidad de pasos proporcionados por el convertidor analógico a digital. Por lo tanto, el ruido de digitalización podría, en principio, disminuirse al aumentar N. Sin embargo, existe un límite práctico para el tamaño de N.

35 Con referencia de nuevo la Figura 1. En la técnica anterior, la ganancia de los circuitos 28 de digitalización se establece en un valor fijo que tiene que adaptarse al rango completo de señales de entrada esperadas. La señal de entrada más alta corresponde a V_{max} . Por lo tanto, para cualquier N dada, el sistema de imágenes tiene un ruido de digitalización de $V_{max} / (2N)$, independiente de la tensión de los píxeles. A niveles de señal muy bajos, este ruido de digitalización es la fuente de ruido dominante y limita el rango dinámico de la matriz de generación de imágenes. En principio, el valor de N podría aumentarse para reducir el ruido de digitalización a un valor aceptable en niveles de luz bajos. Sin

embargo, en muchas situaciones, reducir el ruido de digitalización mediante el uso de convertidores analógico a digital con N más alto no es práctico por costo u otras consideraciones. Si se utilizan valores N muy altos, se aumenta el tiempo necesario para digitalizar cada valor de píxel y, por lo tanto, se aumenta el tiempo de lectura para la matriz. Además, el circuito de procesamiento de imágenes que opera en la imagen que se lee desde la matriz ahora debe procesar valores de píxeles con un gran número de bits, lo que aumenta tanto la memoria necesaria para almacenar la imagen como el tiempo necesario para procesar la imagen. Finalmente, el costo de los convertidores analógico a digital con valores N muy altos se vuelve prohibitivo para muchas aplicaciones.

La presente invención evita este problema al proporcionar una disposición de convertidor analógico a digital que tiene diferentes niveles de ruido de digitalización a diferentes tensiones de salida de píxel sin requerir convertidores analógico a digital que tengan valores N altos.

La Figura 3 ilustra una realización de una matriz de generación de imágenes según la presente invención. La matriz 40 de imágenes es similar a la matriz 20 de imágenes ya que la matriz 40 de imágenes incluye una pluralidad de sensores 41 de píxeles organizados como una pluralidad de filas y columnas. Cada sensor de píxeles incluye un fotodiodo 46 y un circuito 47 de procesamiento de carga que convierte la carga en el fotodiodo en una tensión y conecta esa tensión a la línea de bits correspondiente. Todos los sensores de píxeles en una columna dada están conectados a una línea de bits que da servicio a esa columna. El píxel particular que se adjunta a las líneas de bit está determinado por las señales en las líneas 42 de selección de fila. La línea de conjunto de fila particular que se activa en cualquier momento dado está determinada por una dirección de fila que se introduce en el decodificador 45 de fila. Las direcciones de fila y columna son generadas por un controlador 50 de matriz que también proporciona las diversas señales de control a los píxeles en un bus 51. Estas señales de control incluyen las señales necesarias para restablecer los píxeles y transferir la carga de cada fotodiodo al amplificador de lectura durante la lectura de la matriz. Para simplificar el dibujo, las conexiones entre los píxeles y el bus 51 se han omitido del dibujo. El controlador 50 de matriz se comunica con los circuitos que son externos a la matriz 40 de imágenes. Las señales de control externo activan varios eventos que son gestionados por el controlador 50 de matriz, tal como restablecer la matriz, adquirir una imagen y leer esa imagen.

La matriz 40 de imágenes difiere de la matriz 20 de imágenes en que los circuitos de digitalización mostrados en 28 en la Figura 1 se han reemplazado por circuitos 48 de digitalización de ganancia dual en los que el nivel de ruido de digitalización depende del nivel de señal que se está digitalizando. El circuito 48 de digitalización de ganancia dual incluye dos ADC 56 y 57. En esta realización, el valor N para cada uno de los ADC es el mismo. La ganancia de conversión efectiva para cada convertidor analógico a digital se establece mediante un amplificador correspondiente. Los amplificadores correspondientes a los ADC 56 y 57 se muestran en 55 y 54, respectivamente. Cada señal de sensor de píxel se convierte a dos valores digitales diferentes, uno del convertidor 56 analógico a digital y uno del convertidor 57 analógico a digital.

Uno de estos valores se selecciona para su salida por el controlador 53 en función del nivel de señal para ese píxel. El controlador 53 selecciona el valor en función del nivel de señal en la línea 43 de bits correspondiente en un momento determinado por una señal de control generada por el controlador 50 de matriz. Para simplificar el dibujo, las conexiones entre el controlador 53 y el controlador 50 de matriz se han omitido del dibujo.

En una realización de la presente invención, el nivel de señal que determina qué valor se envía es suministrado por el controlador 50 de matriz en respuesta a una señal de control externa. Esta característica le permite al usuario determinar el valor de intensidad de luz en el que la salida se conmuta de un convertidor analógico a digital al otro. En la realización mostrada en la Figura 3, el controlador 53 detecta directamente el nivel de la señal analógica en la línea de bits; sin embargo, también podrían utilizarse realizaciones en las que el controlador 53 detecta el nivel de señal en la salida del amplificador que tiene la ganancia más alta o en una de las salidas de los ADC. El valor del convertidor analógico a digital seleccionado se acopla al decodificador 49 de columna a través del interruptor 58 junto con una señal que indica el convertidor analógico a digital que generó el valor.

El nivel de señal de píxel en el que el controlador 53 se conmuta entre los ADC se establece de manera que el ruido de digitalización sea siempre una pequeña fracción del ruido de disparo y, por lo tanto, el ruido de digitalización no contribuye significativamente al nivel de ruido general. Con referencia ahora a la Figura 4, que ilustra las fuentes de ruido de la señal de salida como una función de la entrada de señal de píxel al circuito 48 de digitalización de ganancia dual. Como se señaló anteriormente, a niveles de señal bajos, el ruido del sensor del píxel es pequeño, y por lo tanto, se utiliza un factor de amplificación grande. El factor de amplificación se establece de modo que los N niveles digitales generados por el convertidor analógico a digital correspondiente tengan niveles de ruido de digitalización que son pequeños en comparación con el ruido del sensor en la intensidad de señal más baja que se detecta por encima del ruido del sensor. A medida que aumenta la intensidad de la señal de píxeles, también aumenta el ruido de disparo y el ruido de digitalización permanece constante. Por lo tanto, si el valor N para los ADC y el valor de amplificación para el amplificador de ganancia más alta se establecen de manera que el ruido de digitalización sea una pequeña fracción del ruido de disparo en el valor de señal más bajo, el ruido de digitalización seguirá siendo una pequeña fracción del ruido de disparo para ese convertidor analógico a digital. Eventualmente, el valor del convertidor analógico a digital alcanzará N, y por lo tanto, el factor de amplificación debe reducirse para evitar que el convertidor analógico a digital se desborde. El valor de señal de píxel en el que se utiliza el factor de amplificación más bajo, V_s , se establece de manera que el ruido de digitalización sea una pequeña fracción del ruido de disparo en el rango de valores de señal

digitalizados por el convertidor analógico a digital correspondiente. Por lo tanto, el ruido de digitalización siempre estará oculto por el ruido de disparo.

5 En la realización mostrada en la Figura 3, ambos canales de convertidor analógico a digital operan simultáneamente. Después de que se haya realizado la digitalización, el controlador 53 selecciona la salida apropiada para el acoplamiento al decodificador 49 de columna. Por lo tanto, la lectura no se retrasa mientras se realiza la elección del convertidor analógico a digital.

10 En principio, se podría utilizar un único convertidor analógico a digital con diferentes amplificadores. En tal caso, el controlador 53 mediría la señal en la salida de cada amplificador y luego conmutará la salida elegida al convertidor analógico a digital. Sin embargo, tal realización, que no está cubierta por las reivindicaciones adjuntas, requiere un interruptor analógico y podría dar lugar a la introducción de transitorios en las señales. El método de conmutación digital descrito anteriormente evita estos problemas.

15 Las realizaciones expuestas anteriormente utilizan dos niveles de ganancia. Sin embargo, también podrían construirse realizaciones que usen niveles de ganancia adicionales. En tales realizaciones, el nivel de ganancia correcto se establece al elegir el nivel de ganancia que proporciona la mejor resolución para la señal de salida mientras se mantiene el ruido de digitalización en un valor que es menor que alguna fracción predeterminada del ruido de disparo.

20 En las realizaciones descritas anteriormente, cada línea de bits tiene un par de convertidores analógico a digital dedicado. La ganancia de los amplificadores de línea de bits a línea de bits puede variar. La variación se puede reducir utilizando amplificadores de precisión; sin embargo, tal disposición aumenta significativamente el costo de la matriz de generación de imágenes. En una realización de la presente invención, se incluye una fuente de calibración en la matriz de generación de imágenes para proporcionar datos sobre las ganancias de los amplificadores de modo que cualquier variación en la ganancia se pueda eliminar después de que los datos se hayan digitalizado. Con referencia ahora a la Figura 5, que ilustra otra realización de un circuito de digitalización de ganancia dual según la presente invención. El circuito de digitalización de ganancia dual 60 incluye dos etapas 68 y 69 de conversión digital que digitalizan la señal en la línea 61 de bits. Cada etapa de conversión tiene un nivel de ruido de digitalización diferente. 25 La etapa de conversión digital que proporciona la salida al decodificador de columna está determinada por el controlador 63 de una manera análoga a la expuesta anteriormente. El controlador 63 opera el interruptor 66 para conectar la salida de la etapa de conversión digital elegida al decodificador de columna.

30 El circuito 60 de digitalización de ganancia dual también incluye un interruptor 62 que permite que la entrada a los amplificadores en las etapas de conversión digital se conmuten desde la línea de bits asociada con el circuito de digitalización de ganancia dual 60 a una fuente 64 de calibraciones. El interruptor 62 es controlado por el controlador 50 de matriz expuesto anteriormente. Además, la salida de tensión suministrada por la fuente 64 de calibración se puede variar mediante una señal de control del controlador 50 de matriz. Durante el proceso de calibración, el controlador 63 mantiene el interruptor 66 en una posición determinada por el controlador 50 de matriz.

35 Si bien la realización descrita anteriormente utiliza una fuente de calibración que no está conectada a la línea de bits, se debería tener en cuenta que las realizaciones en las que la fuente de calibración está conectada a la línea de bits también podrían construirse. Con referencia ahora a la Figura 6, que ilustra una realización de la presente invención en la que las fuentes de calibración están conectadas a las líneas de bits. La matriz 90 de imágenes es similar a la matriz 40 de imágenes que se muestra en la Figura 3, y por lo tanto, a los elementos que sirven funciones análogas a las descritas con referencia a la Figura 3 se les han dado las mismas designaciones numéricas. La matriz 90 de imágenes incluye una fila de fuentes 91 de calibración, una por línea de bits. Las fuentes de calibración incluyen un interruptor que se activa mediante la línea 95 de selección de fila. El interruptor acopla una tensión de calibración, V_{do} , a las líneas de bits. El nivel de tensión de calibración se establece mediante el controlador 92 de conjunto, que incluye la línea de control adicional que transporta la tensión en una de las líneas incluidas en el bus 93. Durante la calibración, el controlador de conjunto 92 realiza un ciclo de la tensión de calibración a través de un conjunto predeterminado de tensiones. Cada tensión se acopla a las líneas de bits y se digitaliza para proporcionar valores de calibración que pueden ser utilizados por circuitos de procesamiento de datos externos para corregir variaciones en los circuitos de digitalización. 45

50 Las realizaciones descritas anteriormente de la presente invención utilizan dos etapas de conversión digital que tienen diferentes niveles de ruido de digitalización. Sin embargo, también podrían construirse realizaciones que tengan más de dos etapas de conversión digital. En dichas realizaciones, cada etapa tendría un nivel de ruido de digitalización diferente y el controlador conmutará las etapas de conversión digital a niveles de señal de píxel elegidos de tal manera que el ruido de digitalización se mantenga a un nivel que siempre sea menor que una fracción predeterminada del ruido de disparo.

55 En las realizaciones descritas anteriormente de la presente invención, cada señal de píxel se convierte mediante una pluralidad de etapas de digitalización, y la salida de una de estas etapas se selecciona para emitirse como el valor de señal de ese píxel. Sin embargo, las realizaciones, que no están cubiertas por las reivindicaciones adjuntas, en las que se generan ambos valores de píxel digitalizados para cada píxel, también podrían construirse. En tal realización, cada exposición proporcionaría dos imágenes a diferentes niveles de ganancia. El usuario podría seleccionar los valores de píxel que se utilizarán para generar la imagen final a partir de dos imágenes que fueron emitidas por la

matriz de generación de imágenes. En una realización de este tipo, la etapa de digitalización de mayor ganancia tendría que generar un valor predeterminado cuando el nivel de señal de la señal de píxel sea mayor que el valor más alto dentro del rango de conversión del convertidor analógico a digital en esa etapa.

REIVINDICACIONES

1. Un aparato que comprende una matriz (40; 90) de sensores de píxeles, cada sensor (41, 91) de píxeles que comprende un fotodetector, un circuito de conversión de carga y un transistor de puerta, y dicho circuito de conversión de carga genera una señal de tensión que es una función de carga en dicho fotodetector, y dicho transistor de puerta acopla dicha señal de tensión a una línea de bits en respuesta a una primera señal; y un circuito de digitalización de señal que comprende un primer y un segundo amplificadores (55, 54) conectados a dicha línea de bits, dichos primer y segundo amplificadores generan una primera y segunda señales de salida analógicas, respectivamente, y un primero y un segundo convertidores (56, 57) analógico a digital que convierten dichas primera y segunda señales de salida analógica en valores digitales de primera y segunda salida, respectivamente, caracterizado por: dichos valores digitales de primera y segunda salida tienen primer y segundo niveles de ruido de digitalización, siendo dicho primer nivel de ruido de digitalización menor que dicho segundo nivel de ruido de digitalización; y un interruptor (58) que conecta uno de dichos valores digitales de primera y segunda salida de dichos convertidores analógico a digital a una línea de salida de acuerdo con dicha señal de tensión en dicha línea de bits, en donde cuando dicha señal de tensión es menor que una tensión predeterminado (V_s), dicho primer convertidor analógico a digital está conectado a dicha línea de salida y, de lo contrario, dicho segundo convertidor analógico a digital está conectado a dicha línea de salida y en el que la tensión predeterminado se establece para mantener dicho ruido de digitalización en dicha señal en dicha línea de salida a un nivel que siempre es menor que una fracción predeterminada del ruido de disparo en dicha señal de tensión.
2. El aparato de la reivindicación 1, en el que dicho nivel de ruido de digitalización en dicho valor digital de salida seleccionado es inferior a 0,25 de dicho nivel de ruido de disparo en dicho sensor de píxel que generó dicha señal de tensión.
3. El aparato de la reivindicación 1, que comprende además una fuente (64) de calibración para generar una tensión de calibración; y un interruptor (62) que conecta dicha fuente de calibración a dichos primer y segundo amplificadores en respuesta a una señal de calibración.
4. El aparato de la reivindicación 1, en el que dicha matriz (40; 90) de sensores de píxeles comprende una pluralidad de filas y columnas de sensores de píxeles, estando conectado cada sensor de píxeles en una columna dada a una línea de bits correspondiente a esa columna cuando se aplica dicha primera señal a dicho sensor de píxeles y en el que existe uno de dichos circuitos de digitalización de señales para cada una de dichas líneas de bits.
5. Un método para operar una matriz de generación de imágenes que comprende una matriz (40; 90) de sensores de píxeles, cada sensor (41; 91) de píxeles que comprende un fotodetector, un circuito de conversión de carga y un transistor de puerta, dicho circuito de conversión de carga genera una señal de tensión que es una función de una carga en dicho fotodetector, y dicho transistor de puerta acopla dicha señal de tensión a una línea de bits en respuesta a una primera señal, dicho método incluye el acoplamiento de una de dichas señales de tensión a dicha línea de bits; caracterizado por: generar valores de salida digital primero y segundo para dicha señal de tensión, teniendo cada valor de salida digital un nivel de ruido de digitalización diferente de los otros valores de salida digital, amplificando una de dichas señales de tensión utilizando el primer y segundo amplificadores (55, 54) que generan la primera y la segunda señales de salida analógica, respectivamente, y el primer y el segundo convertidores (56, 57) analógico a digital que convierten dichas señales de salida analógica primera y segunda a valores digitales de primera y segunda salida; y seleccionando uno de dichos valores de salida digital para la salida de dicho conjunto de imágenes basándose en dicha señal de tensión en dicha línea de bits, teniendo dicho primer valor digital de salida un nivel de ruido de digitalización menor que el nivel de ruido de digitalización en dicho segundo valor digital de salida, en donde dicho primer valor digital de salida se selecciona si dicha señal de tensión es menor que un nivel de tensión preestablecido (V_s), de lo contrario se selecciona dicho segundo valor digital de salida, dicho nivel de tensión preestablecido se establece de tal manera que dicho valor digital de salida seleccionado tiene un ruido de digitalización que siempre es menor que una fracción predeterminada del ruido de disparo en dicha señal de tensión.
6. El método de la reivindicación 5, en el que dicho nivel de ruido de digitalización en dicho valor digital de salida seleccionado es inferior a 0,25 de dicho nivel de ruido de disparo en dicho sensor de píxel que generó dicha señal de tensión.




FIGURA 1
(TÉCNICA ANTERIOR)




FIGURA 2
(TÉCNICA ANTERIOR)




FIGURA 3




FIGURA 5

