

19



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA



11 Número de publicación: **2 749 636**

51 Int. Cl.:

H04L 12/26

(2006.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

86 Fecha de presentación y número de la solicitud internacional: **03.03.2015 PCT/US2015/018541**

87 Fecha y número de publicación internacional: **11.09.2015 WO15134540**

96 Fecha de presentación y número de la solicitud europea: **03.03.2015 E 15709814 (6)**

97 Fecha y número de publicación de la concesión europea: **21.08.2019 EP 3114798**

54 Título: **Aparatos, métodos y sistemas para la resolución de fallos en sistemas de comunicación de redes multimedia**

30 Prioridad:

04.03.2014 US 201461947930 P

45 Fecha de publicación y mención en BOPI de la traducción de la patente:

23.03.2020

73 Titular/es:

**BLACK DIAMOND VIDEO, INC. (100.0%)
503 Canal Boulevard
Richmond CA 94804, US**

72 Inventor/es:

PRIEST, EDWARD

74 Agente/Representante:

ELZABURU, S.L.P

ES 2 749 636 T3

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín Europeo de Patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre Concesión de Patentes Europeas).

DESCRIPCIÓN

Aparatos, métodos y sistemas para la resolución de fallos en sistemas de comunicación de redes multimedia

Antecedentes

Sector técnico

- 5 Varias características se refieren, en general, a sistemas de comunicación de redes multimedia, y, en particular, a aparatos, métodos y sistemas para la resolución de fallos en sistemas de comunicación de redes multimedia.

Antecedentes

- 10 Típicamente, los sistemas multimedia incluyen muchos componentes complejos diferentes que incluyen fuentes de vídeo, fuentes de audio, *routers* de vídeo, *routers* de audio, servidores, pantallas, altavoces, etcétera, interconectados, todos ellos, a través de innumerables cables y conexiones. Dado este nivel de complejidad, es prácticamente inevitable que, en algún momento, parte o la totalidad del sistema multimedia pueda dejar de funcionar correctamente. Por ejemplo, una persona que pase por la sala puede desconectar accidentalmente un cable de comunicación de una de las fuentes de vídeo. Alternativamente, en los componentes electrónicos sensibles dentro de un dispositivo de visualización puede entrar humedad. Cada uno de estos contratiempos y problemas puede provocar que partes del sistema fallen.

- 15 La resolución de fallos en dichos sistemas multimedia no es una tarea sencilla. Normalmente, se llama a un ingeniero o técnico de mantenimiento para que revise presencialmente el sistema inspeccionando, identificando y arreglando el problema o problemas. La identificación de la raíz de un problema dado puede llevar un cierto tiempo. Por ejemplo, un usuario del sistema multimedia puede percibir que una de las pantallas no está visualizando la imagen de vídeo de la fuente correcta. Esto puede venir provocado por numerosas razones diferentes: la conexión por cable que conecta la pantalla al *router* de vídeo puede estar defectuosa o desconectada; la conexión por cable desde la fuente de vídeo al *router* de vídeo puede estar defectuosa o desconectada; la fuente de vídeo puede estar apagada; el *router* de vídeo puede no estar programado correctamente, etcétera. El técnico puede tener que intercambiar meticulosamente los cables y comprobar los diversos problemas de uno en uno hasta que se identifique la raíz real del problema. La resolución de fallos en dichos sistemas multimedia según la manera mencionada es prohibitiva en cuanto a tiempo consumido y económicamente. La solicitud de patente de Estados Unidos US2011/0102602 da a conocer, por ejemplo, una técnica para verificar un trayecto de vídeo entre dos dispositivos.

- 20 Existe una necesidad de aparatos, métodos y sistemas mejorados para la resolución de fallos en sistemas multimedia.

30 Sumario

Esta necesidad se satisface con un aparato según la reivindicación independiente 1, con un sistema según la reivindicación independiente 9, y con un método según la reivindicación independiente 11.

Breve descripción de los dibujos

- 35 La FIG. 1 ilustra un diagrama de bloques esquemático de alto nivel de un primer sistema de comunicación de redes multimedia ejemplificativo.

La FIG. 2 ilustra un primer diagrama de bloques esquemático ejemplificativo de un puerto de Tx.

La FIG. 3 ilustra un primer diagrama de bloques esquemático ejemplificativo de un puerto de Rx.

La FIG. 4 ilustra un diagrama de bloques esquemático de alto nivel de un segundo sistema de comunicación de redes multimedia ejemplificativo.

- 40 La FIG. 5 ilustra varios tipos de pruebas de integridad de señales.

La FIG. 6 ilustra un diagrama de flujo de un proceso de una prueba de comunicación de líneas de señal que tiene lugar en y entre un puerto de Tx y un puerto de Rx.

La FIG. 7 ilustra un primer diagrama de flujo de un proceso ejemplificativo correspondiente a una prueba de calidad e integridad de cables que tiene lugar en y entre un puerto de Tx y un puerto de Rx.

- 45 La FIG. 8 ilustra un segundo diagrama de flujo de un proceso ejemplificativo correspondiente a una prueba de calidad e integridad de cables que tiene lugar en y entre un puerto de Tx y un puerto de Rx.

La FIG. 9 ilustra un diagrama de flujo de un proceso correspondiente a una prueba de patrones para prueba de datos y/o vídeo que tiene lugar en y entre un puerto de Tx y un puerto de Rx.

La FIG. 10 ilustra un patrón de prueba de vídeo ejemplificativo.

La FIG. 11 ilustra un segundo diagrama de bloques esquemático ejemplificativo de un puerto de Tx.

La FIG. 12 ilustra un segundo diagrama de bloques esquemático ejemplificativo de un puerto de Rx.

La FIG. 13 ilustra un diagrama de flujo correspondiente a un método operativo en un primer puerto.

Descripción detallada

- 5 En la siguiente descripción, se aportan detalles específicos para proporcionar una comprensión exhaustiva de los diversos aspectos de la exposición. No obstante, aquellos con conocimientos habituales en la materia entenderán que los aspectos se pueden poner en práctica sin estos detalles específicos. Por ejemplo, los circuitos y estructuras se pueden mostrar en diagramas de bloques con el fin de evitar que los aspectos se compliquen con detalles innecesarios. En otros casos, circuitos, estructuras y técnicas ampliamente conocidos puede que no se muestren de forma detallada con el fin de no complicar los aspectos de la exposición. La palabra “ejemplificativo” se usa en la presente con el significado de que “sirve como ejemplo, caso particular o ilustración”. Cualquier implementación o aspecto descrito en la presente como “ejemplificativo” no debe considerarse necesariamente como preferido o ventajoso con respecto a otros aspectos de la exposición.

Sistema de comunicación de redes multimedia ejemplificativo

- 15 La FIG. 1 ilustra un diagrama de bloques esquemático, de alto nivel, de un sistema 100 de comunicación de redes multimedia según un aspecto de la exposición. El sistema 100 se puede implementar en una variedad de entornos y aplicaciones que utilicen una transmisión de alta velocidad de señales multimedia (por ejemplo, señales de audio, vídeo y otras señales de datos) entre componentes conectados en red. Ejemplos de dichos entornos y aplicaciones incluyen, aunque sin carácter limitativo, salas de mando y control, bloques quirúrgicos, quirófanos, bloques de
- 20 quirófanos híbridos, laboratorios de cateterismo, laboratorios de electrofisiología, laboratorios de patología, bloques de resonancia magnética, bloques cardíacos, salas de conferencia, etcétera.

- El sistema 100 puede incluir un servidor central y *router* de vídeo 102, una pluralidad de fuentes 104a ... 104n de datos multimedia (por ejemplo, un número *N* de fuentes), una pluralidad de destinos 106a ... 106n (por ejemplo, un número *N* de destinos), una pluralidad de conversores 105a ... 105n de datos multimedia (por ejemplo, un número *N* de conversores), una pluralidad de puertos 108a ... 108n de transmisor (Tx) autónomos (por ejemplo, un número *N* de puertos de Tx), una pluralidad de puertos 110a ... 110n de receptor (Rx) autónomos (por ejemplo, un número *N* de puertos de Rx), y/o un servidor remoto 112. El servidor central y *router* de vídeo 102 puede incluir una pluralidad de puertos 152a ... 152n de Rx integrados (por ejemplo, un número *N* de puertos de Rx), una pluralidad de puertos 154a ... 154n de Tx integrados (por ejemplo, un número *N* de puertos de Tx), un circuito 156 de procesado (por ejemplo, un procesador, una unidad de procesado central (CPU), etcétera), y un circuito 158 de memoria. Los puertos 152a ... 152n, 154a ... 154n de Rx y Tx integrados, el circuito 156 de procesado, y/o el circuito 158 de memoria pueden estar acoplados entre sí comunicativamente a través de un bus 160 de comunicación.

- Las fuentes multimedia 104a ... 104n generan y/o proporcionan datos multimedia que pueden incluir audio, vídeo y/o otras señales de datos. Los ejemplos de fuentes 104a ... 104n incluyen, aunque sin carácter limitativo, cámaras de vídeo, cámaras, micrófonos, endoscopios, microscopios, máquinas de rayos X, fluoroscopios, arcos en C, cámaras quirúrgicas, robots quirúrgicos, dispositivos de almacenamiento de datos multimedia, servidores, etcétera. Una o más fuentes multimedia 104a ... 104n se pueden acoplar y dar salida a sus señales 122a ... 122n de datos multimedia hacia los conversores 105a ... 105n de datos. Los conversores 105a ... 105n de datos convierten las señales entrantes 122a ... 122n de datos multimedia de un primer tipo de señal (por ejemplo, interfaz visual digital (DVI), RS232, interfaz multimedia de alta definición (HDMI®), Vídeo S, RCA, YPbPr, etcétera) a un segundo tipo de señal totalmente digital (serializador/deserializador de alta velocidad (SERDES), Display Port, DVI, HDMI®, interfaz digital en serie (SDI), interfaz digital en serie de alta definición (HD-SDI), 3G-SDI, 6G-SDI, 12G-SDI, etcétera). Los conversores 105a ... 105n de datos dan salida a señales 123a ... 123n de datos multimedia convertidas (por ejemplo, segundo tipo de señal) que, a continuación, se introducen en la pluralidad de puertos 108a ... 108n de Tx autónomos. Las señales 123a ... 123n de datos multimedia convertidas se pueden transmitir a los puertos 108a ... 108n de Tx a través de una conexión por cable, tal como líneas basadas en conductores eléctricos (por ejemplo, categoría 5 (cat5), categoría 5 mejorada (cat5e), categoría 6 (cat6), etcétera) o líneas de comunicación de fibra óptica. En un aspecto alternativo de la exposición, a las señales 122a ... 122n de datos multimedia se les da salida desde las fuentes 104a ... 104n directamente hacia la pluralidad de Puertos 108a ... 108n de Tx, que llevan a cabo la conversión del primer tipo de señal al segundo tipo de señal.

- Los puertos 108a ... 108n de Tx reciben las señales 123a ... 123n de datos multimedia convertidas (o señales 122a ... 122n de datos multimedia originales) y dan salida a datos 124a ... 126n de señales multimedia. En un aspecto, los datos 124a ... 126n de señales multimedia obtenidos a la salida pueden ser las mismas señales 123a ... 123n de datos multimedia convertidas recibidas (o señales 122a ... 122n de datos multimedia originales). En otro aspecto, los datos 124a ... 126a de señales multimedia obtenidos a la salida son datos que han sido convertidos adicionalmente por los puertos 108a ... 108n de Tx en un tercer tipo de señal, tal como un tipo de señal serie digital (por ejemplo, señal SERDES de alta velocidad). Cada puerto 108a ... 108n de Tx puede tener múltiples puertos de entrada para recibir señales 122a ... 122n de datos multimedia independientes de diferentes fuentes 104a ... 104n o señales 123a

... 123n de datos multimedia convertidas provenientes de los conversores 105a ... 105n de datos. Según un aspecto, los puertos 108a ... 108n de Tx incluyen dos (2) puertos de entrada para recibir señales de datos multimedia independientes de dos fuentes 104a ... 104n y/o conversores 105a ... 105n de datos diferentes.

En un aspecto, los datos 124a ... 124n de señales multimedia se transmiten al servidor central y *router* de vídeo 102 a través de una conexión 125a ... 125n por cable. Las conexiones 125a ... 125n por cable pueden incluir conexiones por cable basadas en conductores eléctricos o conexiones por cable basadas en fibra óptica que transmiten datos usando la luz. Algunos ejemplos no exclusivos y no limitativos de conexiones por cable basadas en conductores eléctricos incluyen cables coaxiales, cableado de par trenzado tal como, aunque sin carácter limitativo, cables cat5, cat5e y cat6. En otro aspecto, los datos 124a ... 124n de señales multimedia se pueden transmitir inalámbricamente al servidor central y *router* de vídeo 102.

Los puertos 108a ... 108n de Tx también pueden recibir datos y órdenes desde los puertos 152a ... 152n de Rx integrados y/o el servidor remoto 112 a través de las conexiones 125a ... 125n por cable. Tal como se explica de forma más detallada posteriormente, estas órdenes pueden iniciar pruebas de integridad de las señales por parte de los puertos 108a ... 108n de Tx para verificar la funcionalidad de los puertos 108a ... 108n de Tx y la integridad y la calidad de las señales de transmisión a través de las conexiones 125a ... 125n por cable.

El servidor central y *router* de vídeo (SVR) 102 lleva a cabo una variedad de diferentes operaciones. Por ejemplo, el SVR 102 encamina señales de datos multimedia desde la pluralidad de fuentes 104a ... 104n a la pluralidad de destinos 106a ... 106n (por medio de los conversores 105a ... 105n de datos, los puertos 108a ... 108n de Tx, y los puertos 110a ... 110n de Rx). Esto incluye el encaminamiento de datos de señales de vídeo desde las fuentes 104a ... 104n a los destinos 106a ... 106n, los cuales pueden ser dispositivos de visualización. El SVR 102 también puede alojar una aplicación de control de red (por ejemplo, residente en el circuito 158 de memoria y ejecutada por el circuito 156 de procesado) que permite que un usuario controle varios aspectos del sistema 100, incluyendo las asignaciones de encaminamiento de datos de señales multimedia entre fuentes 104a ... 104n y destinos 106a ... 106n. Según un aspecto, el SVR 102 puede ejecutar la serie de *software* Integrated Digital Surgical Suite (IDSS)TM desarrollada por Black Diamond Video Inc., localizada en 503 Canal Blvd. Richmond, CA 94804. Tal como se explica de forma más detallada posteriormente, el SVR 102 también puede emitir órdenes que provocan que los puertos 108a ... 108n de Tx autónomos y los puertos 154a ... 154n de Tx integrados inicien pruebas de integridad de la señal. El SVR 102 también puede estar acoplado comunicativamente a por lo menos un servidor remoto 112 a través de una o más redes 114 de área local y/o de área extensa.

El SVR 102 puede incluir una pluralidad de puertos 152a ... 152n de Rx integrados. Los puertos 152a ... 152n de Rx reciben datos 124a ... 124n de señales multimedia a través de las conexiones 125a ... 125n por cable desde la pluralidad de puertos 108a ... 108n de Tx. Tal como se explica de forma más detallada posteriormente, los puertos 152a ... 152n de Rx pueden transmitir órdenes que provocan que los puertos 108a ... 108n de Tx autónomos inicien pruebas de integridad de la señal. Los puertos 152a ... 152n de Rx también pueden analizar datos asociados a las pruebas de integridad de señal que se reciben desde los puertos 108a ... 108n de Tx para determinar varios factores de medición de integridad de la señal incluyendo si una o más pruebas de integridad de la señal fueron superadas o no.

El SVR 102 también puede incluir una pluralidad de puertos 154a ... 154n de Tx integrados. Los puertos 154a ... 154n de Tx integrados pueden transmitir datos 126a ... 126n de señales multimedia recibidos en los puertos 152a ... 152n de Rx integrados hacia los puertos 110a ... 110n de Rx autónomos sobre/a través de una pluralidad de conexiones 127a ... 127n por cable (un número *N* de conexiones por cable). Las conexiones 127a ... 127n por cable pueden incluir conexiones por cable basadas en conductores eléctricos o conexiones por cable basadas en fibra óptica que transmiten datos usando luz. Algunos ejemplos no exclusivos, y no limitativos, de conexiones por cable basadas en conductores eléctricos incluyen cables coaxiales, cableado por par trenzado tal como, aunque sin carácter limitativo, cables cat5, cat5e y cat6. Como ejemplo no exclusivo y no limitativo, los datos 126a ... 126n de señales multimedia se pueden transmitir a los puertos 110a ... 110n de Rx autónomos usando IIDBaseT[®] sobre cableado de par trenzado (por ejemplo, cat5e, cat6). Los puertos 154a ... 154n de Tx integrados también pueden recibir datos y órdenes de los puertos 110a ... 110n de Rx autónomos, del circuito 156 de procesado del SVR, y/o del servidor remoto 112. Tal como se explica de forma más detallada posteriormente, estas órdenes pueden iniciar pruebas de integridad de señales por parte de los puertos 154a ... 154n de Tx integrados para verificar la funcionalidad de los puertos 154a ... 154n de Tx integrados y la integridad y calidad de las señales de transmisión a través de las conexiones 127a ... 127n por cable.

Los puertos 110a ... 110n de Rx autónomos reciben datos 126a ... 126n de señales multimedia a través de las conexiones 127a ... 127n por cable desde la pluralidad de puertos 154a ... 154n de Tx integrados. Igual que los puertos 152a ... 152n de Rx integrados, los puertos 110a ... 110n de Rx autónomos pueden transmitir órdenes que provocan que los puertos 154a ... 154n de Tx integrados inicien pruebas de integridad de la señal. Los puertos 110a ... 110n de Rx autónomos también pueden analizar datos asociados a las pruebas de integridad de la señal que son recibidos desde los puertos 154a ... 154n de Tx para determinar varios factores de medición de integridad de la señal incluyendo si una o más pruebas de integridad de la señal fueron superadas o no.

En el ejemplo ilustrado, los puertos 110a ... 110n de Rx autónomos son llaves electrónicas que están acopladas

comunicativamente 128a ... 128n a los dispositivos 106a ... 106n de destino. No obstante, en otros aspectos de la exposición, los puertos 110a ... 110n de Rx pueden estar integrados dentro de los dispositivos 106a ... 106n de destino. Por ejemplo, si el dispositivo 106a de destino es un dispositivo de visualización, el mismo puede incluir una etapa frontal que comprenda el puerto 110a de Rx.

- 5 Los dispositivos 106a ... 106n de destino pueden ser dispositivos de visualización (por ejemplo, monitores, televisiones, pantallas de panel plano incluyendo pantallas de cristal líquido (LCDs), pantallas que presentan alta definición (HD), definición ultra-alta (UHD) 4K, UHD 8K, etcétera), altavoces, proyectores, teléfonos inteligentes, ordenadores portátiles, ordenadores personales, y/u otros dispositivos que pueden recibir una luz y/o sonido de salida y entrada de señal de medios. Los dispositivos 106a ... 106n de destino pueden dar salida a los datos de
10 señales multimedia generados en las fuentes 104a ... 104n.

- El servidor remoto 112 puede estar acoplado comunicativamente al SVR 102, a las fuentes 104a ... 104n, a los puertos 108a ... 108n de Tx autónomos, a los puertos 110a ... 110n de Rx autónomos, y/o a los dispositivos 106a ... 106n de destino a través de la red 114. Tal como se ha descrito anteriormente, la red 114 puede ser una red de área local y/o una red de área extensa. La red 114 puede incluir topologías y componentes de red tanto inalámbricos
15 como por cable. Según un aspecto, la red 114 puede incluir internet. El servidor remoto 112 puede estar asociado a un equipo de soporte que tiene asignada la tarea de mantenimiento y la resolución de fallos en el sistema 100. Por ello, el servidor remoto 112 puede recibir resultados de pruebas de integridad de señales desde los diversos componentes del sistema 100.

Puerto de Tx esquemático

- 20 La FIG. 2 ilustra un diagrama de bloques esquemático de un puerto 200 de Tx según un aspecto de la exposición. El puerto 200 de Tx mostrado en la FIG. 2 puede representar uno cualquiera de los puertos 108a ... 108n de Tx autónomos y/o los puertos 154a ... 154n de Tx integrados de la FIG. 1. En referencia a la FIG. 2, el puerto 200 de Tx puede incluir por lo menos un circuito 202 de procesado (por ejemplo, procesador(es), circuito(s) integrado(s) de aplicación específica (ASICs), matriz(ces) de puertas programables in situ (FPGAs)), por lo menos un circuito 204 de
25 memoria, una primera interfaz 206 de comunicaciones, una segunda interfaz 208 de comunicaciones y/o dispositivos 210 de entrada y salida (I/O). Según un ejemplo no exclusivo y no limitativo, el circuito 202 de procesado, el circuito 204 de memoria, la primera interfaz 206 de comunicaciones, la segunda interfaz 208 de comunicaciones y/o los dispositivos 210 de I/O pueden estar acoplados entre sí comunicativamente a través de un bus 212 de comunicaciones. En otros ejemplos, los componentes 202, 204, 206, 208, 210 de los puertos de Tx pueden estar
30 acoplados comunicativamente a través de líneas de señales directas y/o indirectas que discurren entre ellos. El puerto 200 de Tx (por ejemplo, el bus 212 de comunicaciones) también puede estar acoplado comunicativamente (véase el trayecto 218 de datos) al SVR 102 en el caso de que el puerto 200 de Tx esté integrado dentro del SVR 102.

- La primera interfaz 206 de comunicaciones recibe señales 214 de datos multimedia. Por ejemplo, en referencia a las
35 FIGS. 1 y 2, la primera interfaz 206 de comunicaciones puede recibir dichas señales 214 de datos multimedia indirectamente desde las fuentes 104a ... 104n de datos multimedia (cámaras de vídeo, cámaras, micrófonos, endoscopios, microscopios, máquinas de rayos X, etcétera) por medio de conversores 105a ... 105n de datos. Según otro ejemplo, la primera interfaz 206 de comunicaciones puede recibir señales 214 de datos multimedia directamente de las fuentes 104a ... 104n de datos multimedia. En caso de que el puerto 200 de Tx esté integrado
40 dentro del SVR 102, las señales 214 de datos multimedia pueden provenir de los puertos 152a ... 152n de Rx integrados. La primera interfaz 206 de comunicaciones puede estar diseñada para soportar y recibir datos de acuerdo con un primer tipo de señal tal como, aunque sin carácter limitativo, DVI, RS232, HDMI, Display Port, Vídeo S, RCA, YPbPr, HDBaseT®, etcétera.

- El circuito 204 de memoria puede incluir memoria volátil (por ejemplo, memoria estática de acceso aleatorio (SRAM),
45 memoria dinámica de acceso aleatorio (DRAM), memoria dinámica síncrona de acceso aleatorio (SDRAM), etcétera) y memoria no volátil (por ejemplo, memoria *flash*, memoria de solo lectura, memoria magnetorresistiva (MRAM), memoria ferromagnética (FRAM), etcétera). El circuito 204 de memoria en general puede almacenar instrucciones que son ejecutadas por el circuito 202 de procesado. Específicamente, el circuito 204 de memoria puede almacenar, entre otras cosas, instrucciones que se usan para generar uno o más patrones de prueba de datos, uno o más
50 patrones de prueba de vídeo, y otras instrucciones que ejecutan algoritmos usados durante pruebas de integridad de la señal.

- Los dispositivos 210 de I/O pueden incluir uno o más botones que inician pruebas de integridad de la señal, reinician el puerto 200 de Tx, encienden/apagan el puerto 200 de Tx, y/o controlan la conversión de datos de
55 señales multimedia. Los dispositivos 210 de I/O también pueden incluir indicadores de estado en forma de diodos emisores de luz (LED) que se iluminan y/o parpadean para indicar diferentes estados del puerto 200 de Tx. Ejemplos no exhaustivos de estos estados pueden indicar si el puerto 200 de Tx está encendido/apagado, recibiendo una señal de entrada, si es capaz de transmitir una señal de salida, pruebas de integridad de señal superadas o no superadas, diversos tipos de errores, etcétera.

La segunda interfaz 208 de comunicaciones transmite datos 216 de señales multimedia a un puerto de Rx

correspondiente a través de una conexión por cable (por ejemplo, la conexiones 125a ... 125n, 127a ... 127n por cable de la FIG. 1). La segunda interfaz 208 de comunicaciones puede diseñarse para soportar y transmitir datos concordantes con un segundo tipo de señal tal como, aunque sin carácter limitativo, DVI, RS232, HDMI, Display Port, Vídeo S, RCA, YP_BP_R, HDBaseT®, SERDES de alta velocidad, etcétera, que puede ser diferente o igual al primer tipo de señal recibido en la primera interfaz 206 de comunicaciones. En referencia a las FIGS. 1 y 2, la segunda interfaz 208 de comunicaciones también recibe datos órdenes 216 del puerto de Rx correspondiente a través de la conexión 125a ... 125n, 127a ... 127n por cable. Estas órdenes pueden dar inicio a pruebas de integridad de la señal por parte del puerto 200 de Tx para verificar la funcionalidad del puerto 200 de Tx y la integridad y la calidad de las señales de transmisión a través de las conexiones 125a ... 125n, 127a ... 127n por cable.

Entre otras cosas, el circuito 202 de procesado recibe los datos y órdenes por medio de la segunda interfaz 208 de comunicaciones para dar inicio a las pruebas de integridad de la señal en el puerto 200 de Tx. El circuito 202 de procesado puede analizar los datos recibidos del puerto de Rx para determinar si la conexión 125a ... 125n, 127a ... 127n de cable que acopla el puerto 200 de Tx al puerto de Rx parece estar funcional en un nivel mínimo en el que al menos algunos datos se pueden hacer pasar a través de la misma y los dos puertos se pueden comunicar de una manera oportuna. El circuito 202 de procesado puede transmitir de vuelta un mensaje al puerto de Rx de manera que el puerto de Rx también puede determinar que la conexión 125a ... 125n, 127a ... 127n de cable parece estar suficientemente funcional para permitir una comunicación entre los dos puertos. En uno de los casos, el mensaje que es transmitido de vuelta por el circuito 202 de procesado puede ser simplemente un mensaje de acuse de recibo señalando que ha recibido los datos transmitidos por el puerto de Rx.

El circuito 202 de procesado también puede recuperar las instrucciones asociadas a los patrones de prueba de datos y los patrones de prueba de vídeo almacenadas en el circuito 204 de memoria. Las instrucciones recuperadas pueden ser ejecutadas por el circuito 202 de procesado para generar patrones de prueba de datos y/o patrones de prueba de vídeo. Los patrones de prueba de datos y/o los patrones de prueba de vídeo se pueden transmitir a un puerto de Rx por medio de la segunda interfaz 208 de comunicaciones y las conexiones 125a ... 125n, 127a ... 127n por cable. Los patrones de prueba de datos consisten en señales de datos preestablecidas y los patrones de prueba de vídeo consisten en señales de vídeo preestablecidas que son recibidas por el puerto de Rx y que el mismo compara con un conjunto conocido de patrones de prueba de datos y vídeo que ha almacenado internamente para determinar si el patrón recibido de prueba de datos y/o vídeo se corresponde sustancialmente con los patrones almacenados. Cualquier variación sustancial entre el patrón de prueba recibido y el patrón de prueba conocido, almacenado, en el puerto de Rx, se puede atribuir a una conexión 125a ... 125n, 127a ... 127n por cable que falla o deteriorada y/o a la circuitería del puerto 200 de Tx.

El circuito 202 de procesado también puede ejecutar una prueba de integridad y calidad de los cables entre el puerto 200 de Tx y el puerto de Rx para determinar la calidad de la señal a través de la conexión 125a ... 125n, 127a ... 127n por cable, que incluye, aunque sin carácter limitativo, ancho de banda disponible, temporización (por ejemplo, retardo de propagación), intensidad de la señal de recepción, intensidad de la señal de transmisión, etcétera.

En el caso en el que el puerto 200 de Tx esté integrado en el SVR 102 (por ejemplo, los puertos 154a ... 154n de Tx), el puerto 200 de Tx también puede estar acoplado comunicativamente con otros componentes del circuito del SVR 102 incluyendo, aunque sin carácter limitativo, el circuito 156 de procesado y el circuito 154 de memoria del SVR. El puerto 200 de Tx puede recibir órdenes y/o transmitir datos (por ejemplo, resultados de pruebas de integridad de la señal) hacia y desde el circuito 156 de procesado.

Puerto de Rx ejemplificativo

La FIG. 3 ilustra un diagrama de bloques esquemático de un puerto 300 de Rx según un aspecto de la exposición. El puerto 300 de Rx mostrado en la FIG. 3 puede representar uno cualquiera de los puertos 110a ... 110n de Rx autónomos y/o los puertos 152a ... 152n de Rx integrados de la FIG. 1. En referencia a la FIG. 3, el puerto 300 de Rx puede incluir por lo menos un circuito 302 de procesado (por ejemplo, procesador(es), ASIC(s), FPGA(s)), por lo menos un circuito 304 de memoria, una primera interfaz 306 de comunicaciones, una segunda interfaz 308 de comunicaciones, y/o dispositivos 310 de I/O. Según un ejemplo no exclusivo y no limitativo, el circuito 302 de procesado, el circuito 304 de memoria, la primera interfaz 306 de comunicaciones, la segunda interfaz 308 de comunicaciones, y/o los dispositivos 310 de I/O pueden estar acoplados comunicativamente entre sí a través de un bus 312 de comunicaciones. En otros ejemplos, los componentes 302, 304, 306, 308, 310 del puerto de Rx pueden estar acoplados comunicativamente a través de líneas de señal directas y/o indirectas que discurren entre ellos. El puerto 300 de Rx (por ejemplo, el bus 312 de comunicaciones) también puede estar acoplado comunicativamente (véase el trayecto 318 de datos) al SVR 102 en caso de que el puerto 300 de Rx esté integrado dentro del SVR 102.

En referencia a las FIGS. 1, 2 y 3, la segunda interfaz 308 de comunicaciones recibe datos 314 de señales multimedia desde un puerto de Tx correspondiente (por ejemplo, el puerto 200 de Tx) a través de una conexión por cable (por ejemplo, las conexiones 125a ... 125n, 127a ... 127n por cable). La segunda interfaz 308 de comunicaciones puede diseñarse para soportar y recibir datos de acuerdo con un primer tipo de señal tal como, aunque sin carácter limitativo, DVI, RS232, HDMI, Display Port, Vídeo S, RCA, YP_BP_R, HDBaseT®, SERDES de alta velocidad, etcétera. La segunda interfaz 308 de comunicaciones también puede transmitir datos y órdenes 314 al

puerto 200 de Tx correspondiente a través de la conexión 125a ... 125n, 127a ... 127n por cable. Estas órdenes pueden dar inicio a pruebas de integridad de la señal por parte del puerto 200 de Tx para verificar la funcionalidad del puerto 200 de Tx y la integridad y la calidad de las señales de transmisión a través de las conexiones 125a ... 125a, 127a ... 127n por cable.

- 5 El circuito 304 de memoria puede incluir memoria volátil (por ejemplo, SRAM, DRAM, SDRAM, etcétera) y no volátil (por ejemplo, memoria *flash*, memoria de solo lectura, MRAM, FRAM, etcétera). El circuito 304 de memoria puede almacenar, entre otras cosas, uno o más patrones conocidos de prueba de datos y de vídeo que se usan para verificar los patrones de prueba de datos y/o vídeo recibidos del puerto 200 de Tx durante las pruebas de integridad de la señal. El circuito 304 de memoria también puede almacenar simplemente instrucciones que son ejecutadas por el circuito 302 de procesamiento para generar los patrones conocidos de prueba de datos y vídeo.

- 10 Los dispositivos 310 de I/O pueden incluir uno o más botones que dan inicio a pruebas de integridad de la señal, reinician el puerto 300 de Rx, encienden/apagan el puerto 300 de Rx, y/o controlan la conversión de datos de señales multimedia. Los dispositivos 310 de I/O también pueden incluir indicadores de estado en forma de LED que se iluminan y/o parpadean para indicar diferentes estados del puerto 300 de Rx. Ejemplos no exhaustivos de estos estados pueden indicar si el puerto 300 de Rx está encendido/apagado, si está transmitiendo una señal de salida, si puede recibir una señal de entrada, pruebas de integridad de la señal superadas o no superadas, diversos tipos de errores, etcétera.

- 15 La primera interfaz 306 de comunicaciones transmite datos 316 de señales multimedia. Por ejemplo, en referencia a las FIGS. 1 y 3, la primera interfaz 306 de comunicaciones puede transmitir dichos datos 316 de señales multimedia a un dispositivo 106a de destino tal como un dispositivo de visualización en caso de que el puerto 300 de Rx sea un dispositivo autónomo (por ejemplo, una llave electrónica) o proporcionar dichos datos al servidor 102 del SVR (por ejemplo, al circuito 156 de procesamiento) en caso de que el mismo esté integrado dentro del SVR 102. La primera interfaz 306 de comunicaciones se puede diseñar para soportar y transmitir datos de acuerdo con varios tipos de señal tales como, aunque sin carácter limitativo, DVI, RS232, HDMI, Display Port, Vídeo S, RCA, YP_BP_R, HDBaseT®, SERDES de alta velocidad, etcétera, que pueden ser diferentes o iguales al primer tipo de señal recibido en la segunda interfaz 308 de comunicaciones.

- 20 Entre otras cosas, el circuito 302 de procesamiento transmite datos y órdenes por medio de la segunda interfaz 308 de comunicaciones para dar inicio a pruebas de integridad de la señal en el puerto 200 de Tx. El circuito 302 de procesamiento puede analizar datos y mensajes recibidos del puerto 200 de Tx para determinar si la conexión 125a ... 125n, 127a ... 127n de cable que acopla el puerto 300 de Rx al puerto 200 de Tx parece estar funcional en un nivel mínimo en donde al menos algunos datos pueden hacerse pasar a través de la misma y los dos puertos pueden comunicarse de una manera oportuna. Por ejemplo, el circuito 302 de procesamiento puede ejecutar una prueba de integridad y calidad de cables entre el puerto 300 de Rx y el puerto 200 de Tx para determinar la calidad de la señal a través de la conexión 125a ... 125n, 127a ... 127n por cable, incluyendo, aunque sin carácter limitativo, ancho de banda disponible, temporización (por ejemplo, retardo de propagación), intensidad de la señal de recepción, intensidad de la señal de transmisión, etcétera.

- 30 El circuito 302 de procesamiento también puede recibir patrones de prueba de datos o vídeo del puerto 200 de Tx a través de las conexiones 125a ... 125n, 127a ... 127n por cable, como parte de las pruebas de integridad de la señal. El circuito 302 de procesamiento puede recuperar un conjunto conocido de patrones de prueba de datos o vídeo almacenados en el circuito 304 de memoria y compararlos con los patrones de prueba de vídeo recibidos del puerto 200 de Tx. A continuación, el puerto 300 de Rx determina si el patrón de prueba de vídeo recibido se corresponde sustancialmente con su versión conocida, almacenada. Cualquier variación sustancial entre el patrón de prueba recibido y el patrón de prueba conocido, almacenado, en el puerto 300 de Rx se puede atribuir a una conexión 124a ... 124n, 126a ... 126n por cable, una circuitería del puerto 200 de Tx, y/o una circuitería del puerto 300 de Rx que falle o deteriorada.

- 35 En caso de que el puerto 300 de Rx esté integrado con el SVR 102 (por ejemplo, los puertos 152a ... 152n de Rx), el puerto 300 de Rx también se puede acoplar comunicativamente a otros componentes del circuito del SVR 102 incluyendo, aunque sin carácter limitativo, el circuito 156 de procesamiento y el circuito 154 de memoria del SVR. El puerto 300 de Rx puede recibir órdenes y/o transmitir datos (por ejemplo, resultados de pruebas de integridad de la señal) hacia y desde el circuito 156 de procesamiento.

Puerto de Tx y puerto de Rx ejemplificativos acoplados comunicativamente entre sí

- 40 La FIG. 4 ilustra un diagrama de bloques esquemático, de alto nivel, de un sistema 400 de comunicación de redes multimedia según un aspecto de la exposición. El sistema 400 incluye el puerto 200 de Tx y el puerto 300 de Rx acoplados entre sí a través de una conexión 402 por cable. La conexión 402 por cable incluye una conexión por cable basada en conductores eléctricos y/o una conexión por cable basada en fibra óptica que transmite datos usando luz. Algunos ejemplos no exclusivos y no limitativos de conexiones por cable basadas en conductores eléctricos incluyen cables coaxiales, cableado de pares trenzados tal como, aunque sin carácter limitativo, cables cat5, cat5e y cat6. La conexión 402 por cable puede ser una cualquiera de las conexiones 125a ... 125n, 127a ... 127n por cable mostradas en la FIG. 1. En otro aspecto, la conexión entre el puerto 200 de Tx y el puerto 300 de Rx

puede ser inalámbrica.

El puerto 200 de Tx recibe datos 404 de señales multimedia entrantes como entrada, y el puerto 300 de Rx transmite, como salida, datos 406 de señales multimedia salientes. Los datos 404 de señales multimedia entrantes pueden provenir de una fuente de señales multimedia, tal como las fuentes 104a ... 104n (por ejemplo, directa o indirectamente a través de los conversores 105a ... 105n de datos) mostradas y descritas anteriormente con respecto a la FIG. 1. Los datos 406 de señales multimedia salientes pueden ir hacia un destino multimedia, tal como los dispositivos 106a ... 106n de destino mostrados y descritos anteriormente con respecto a la FIG. 1. Los datos 406 de señales multimedia de salida pueden incluir los datos 404 de señales multimedia entrantes excepto que pueden ser un tipo de señal multimedia diferente. En algunos casos, los datos 404, 406 de señales multimedia tanto entrantes como salientes pueden ser del mismo tipo de señal, en cuyo caso, los dos pueden ser señales idénticas o sustancialmente idénticas.

Tipos de pruebas de integridad de la señal

La conexión 402 por cable puede ser susceptible de sufrir daños o una desconexión del puerto 200 de Tx y/o del puerto 300 de Rx. Alternativamente, puede que el propio puerto 200 de Tx y el propio puerto 300 de Rx no consigan funcionar correctamente. En cualquiera de los casos, puede producirse una pérdida de datos 406 de señales multimedia salientes, lo cual puede ser problemático.

La FIG. 5 ilustra varios tipos de pruebas 500 de integridad de la señal de acuerdo con un aspecto. En referencia a las FIGS. 4 y 5, el puerto 200 de Tx y el puerto 300 de Rx pueden ejecutar y efectuar estas pruebas 500 de integridad de la señal para determinar si hay algún fallo en el puerto 200 de Tx, la conexión 402 por cable y/o el puerto 300 de Rx. Las pruebas 500 de integridad de la señal pueden incluir pruebas 501 de integridad de conexiones por cable y autocomprobaciones 508 de puertos. Las pruebas 501 de integridad de conexiones por cable pueden incluir pruebas 502 de comunicación de líneas de señales, pruebas 504 de integridad y calidad de cables, y pruebas 506 de patrones de prueba de datos y/o patrones de prueba de vídeo.

Las pruebas 502 de comunicación de líneas de señales determinan si el puerto 200 de Tx y el puerto 300 de Rx (por ejemplo, sus circuitos 202, 302 de procesamiento respectivos) se pueden comunicar entre sí aunque sea con un nivel mínimo de funcionalidad. Por ejemplo, la prueba 502 de comunicación de líneas de señales puede determinar si se pueden transmitir datos entre el puerto 200 de Tx y el puerto 300 de Rx con el fin de efectuar las otras pruebas y transmitir señales multimedia. Simplemente como ejemplo, la prueba 502 de comunicación de líneas de señales puede fallar si la conexión 402 por cable se desconecta o bien del puerto 200 de Tx o bien del puerto 300 de Rx.

Las pruebas 504 de integridad y calidad de cables pueden determinar propiedades de intensidad de la señal del canal de comunicaciones entre el puerto 200 de Tx y el puerto 300 de Rx. Estas pruebas 504 pueden determinar, por ejemplo, la potencia de transmisión de una señal en el puerto 200 de Tx y la potencia de recepción correspondiente de la señal en el puerto 300 de Rx, y viceversa. Esto permite determinar la pérdida de señal a través de la conexión 402 por cable. Se puede realizar un seguimiento de estos valores de potencia de transmisión, potencia de recepción y pérdida de potencia del cable a lo largo del tiempo (por ejemplo, guardándolos en un circuito de memoria o bien en el puerto 200 de Tx y/o bien en el puerto 300 de Rx) para determinar si se produce un deterioro de la calidad de la señal a través de la conexión 402 por cable. Algunos de estos cables incluso se pueden almacenar en el momento de la instalación inicial y la puesta en servicio del sistema para comparar valores posteriores con los valores de instalación iniciales. Las pruebas 504 de integridad y calidad de los cables también pueden determinar el ancho de banda disponible de la conexión 402 por cable, las velocidades de datos máximas alcanzables para la longitud dada de la conexión 402 por cable, y/o el retardo de propagación entre los puertos 200, 300 de Tx y Rx.

Las pruebas 506 de patrones de prueba de datos y patrones de prueba de vídeo determinan si el puerto 300 de Rx puede recibir de forma precisa señales de datos y señales de vídeo de una calidad suficiente desde el puerto 200 de Tx. En algunos casos, la conexión 402 por cable puede tener fallos asociados a la misma que deterioren sustancialmente la transmisión de señales de datos y/o vídeo pero que todavía permitan la transmisión y recepción de señales de comunicación básicas entre el puerto 200 de Tx y el puerto 300 de Rx. De este modo, las pruebas 506 de patrones de prueba de datos y vídeo van más allá de las pruebas 502 de comunicación de líneas de señales para determinar que las señales de datos y las señales de vídeo se pueden transmitir, de hecho, de forma precisa y correcta, desde el puerto 200 de Tx a puerto 300 de Rx. Las pruebas 506 de patrones de prueba de datos y vídeo incluyen patrones de prueba que son conocidos tanto para el puerto 200 de Tx como para el puerto 300 de Rx. Es decir, los patrones de prueba conocidos – o las instrucciones/algoritmos usados para generar los patrones de prueba – se pueden almacenar en los circuitos 204, 304 de memoria de los puertos 200, 300 de Tx y Rx. De este modo, el puerto 200 de Tx puede transmitir un patrón de prueba conocido al puerto 300 de Rx.

Tras recibir el patrón de prueba a través de la conexión 402 por cable, el puerto 300 de Rx puede analizarlo y compararlo con su propio patrón de prueba que está almacenado en su propio circuito 304 de memoria o que se genera por medio de su circuito 302 de procesamiento usando instrucciones almacenadas en su circuito 304 de memoria. A continuación, el puerto 300 de Rx puede determinar si los dos patrones de prueba (el recibido y su propio patrón de prueba) se corresponden en un grado suficiente. Si el patrón de prueba recibido es sustancialmente

diferente de su propio patrón de prueba y/o no se corresponde suficientemente con su propio patrón de prueba en un nivel que supere un valor de umbral predefinido, puede considerarse que la prueba 506 de patrón de prueba ha fallado. Este proceso se aplicó tanto a patrones de prueba de datos como también a patrones de prueba de vídeo.

Las autocomprobaciones 508 de puertos se pueden efectuar en el puerto 200 de Tx y el puerto 300 de Rx para determinar que cada puerto 200, 300 está funcionando correctamente. Así, el puerto 200 de Tx puede dar inicio a una autocomprobación 508 para determinar que cada uno de sus componentes activos 202, 204, 206, 208, 210, 212 está operativo. Esto puede incluir la medición de la temperatura interna del puerto 200 de Tx y/o de sus componentes 202, 204, 206, 208, 210, 212 y la determinación de si las mismas se encuentran dentro de un intervalo aceptable. Esto también puede incluir la comprobación de los voltajes de fuentes de alimentación internas del puerto 200 de Tx y la determinación de si los mismos también se encuentran dentro de un intervalo aceptable. De manera similar, el puerto 300 de Rx puede dar inicio a una autocomprobación 508 para determinar que cada uno de sus componentes activos 302, 304, 306, 308, 310, 312 está operativo. Esto puede incluir la medición de la temperatura interna del puerto 300 de Rx y/o de sus componentes 302, 304, 306, 308, 310, 312, y la determinación de si las mismas se encuentran dentro de un intervalo aceptable. Esto también puede incluir la comprobación de los voltajes de fuentes de alimentación internas del puerto 300 de Rx y la determinación de si los mismos también se encuentran dentro de un intervalo aceptable.

Inicio de las pruebas

Las pruebas 500 de integridad de la señal se puede iniciar tanto en el puerto 200 de Tx como en el puerto 300 de Rx según una variedad de maneras. En referencia a las FIGS. 1, 2, 3 y 4, si el puerto 200 de Tx y el puerto 300 de Rx son dispositivos autónomos (por ejemplo, puertos 108a ... 108n de Tx y puertos 110a ... 110n de Rx), entonces, de acuerdo con un ejemplo, las pruebas 500 de integridad de la señal se pueden iniciar manualmente en los propios puertos 200, 300. Por ejemplo, el puerto 200 de Tx y el puerto 300 de Rx pueden presentar, cada uno de ellos, uno o más botones (por ejemplo, dispositivos 210, 310 de I/O) que, si se activan (por ejemplo, se pulsan), provocan que el puerto 200, 300 dé inicio a una o más pruebas 500 de integridad de la señal. De acuerdo con un aspecto, cada puerto 200, 300 puede tener diferentes selecciones de botones para iniciar pruebas diferentes incluyendo las pruebas 502 de comunicación de líneas de señales, las pruebas 504 de integridad y calidad de cables, las pruebas 506 de patrones de prueba de datos y/o vídeo, y/o las autocomprobaciones 508 de puertos. En uno de los casos, los conversores 105a ... 105n de datos pueden transmitir una orden a los puertos 108a ... 108n de Tx, que provoca que los puertos 108a ... 108n de Tx den inicio a una o más pruebas 500 de integridad de la señal.

Según otro ejemplo, las pruebas 500 de integridad de la señal pueden ser iniciadas automáticamente por el puerto 200 de Tx y el puerto 300 de Rx. Por ejemplo, se puede planificar que una cualquiera o más de las pruebas 500 de integridad de la señal antes mencionadas tengan lugar en el puerto 200 de Tx y/o en el puerto 300 de Rx de antemano, o las mismas se pueden efectuar durante un tiempo de inactividad asociado a la localización en la que reside el sistema (por ejemplo, durante horas libres en las que la localización no esté ocupada). Los circuitos 202, 302 de procesamiento de los puertos 200, 300 de Tx y Rx pueden dar inicio a dichas pruebas planificadas. Según todavía otro ejemplo, en caso de que el puerto 200 de Tx y el puerto 300 de Rx estén integrados en el SVR 102 (por ejemplo, los puertos 154a ... 154n de Tx integrados y los puertos 152a ... 152n de Rx integrados), los puertos 200, 300 de Tx y Rx y sus circuitos 202, 302 de procesamiento pueden recibir órdenes/instrucciones del circuito 156 de procesamiento del SVR para dar inicio a una o más pruebas 500 de integridad de la señal. Según un aspecto, detectores de movimiento cerca del sistema 100 pueden determinar que no se produce ninguna actividad en la localización (por ejemplo, quirófano) en donde reside el sistema 100, y dar instrucciones al SVR 102, el cual, a su vez, da instrucciones a los puertos 200, 300 de Tx y Rx para que den inicio a las pruebas de integridad de la señal.

Las órdenes/instrucciones para dar inicio a las pruebas 500 de integridad de la señal también se pueden recibir de manera remota. Por ejemplo, el servidor remoto 112 puede transmitir una solicitud al SVR 102, a los puertos 108a ... 108n, 154a ... 154n de Tx, y/o a los puertos 152a ... 152n, 110a ... 110n de Rx para que den inicio a una o más pruebas 500 de integridad de la señal. A su vez, las órdenes/instrucciones para dicho inicio de las pruebas enviadas al SVR 102 se pueden reenviar a los puertos 108a ... 108n, 154a ... 154n de Tx y/o a los puertos 152a ... 152n, 110a ... 110n de Rx. El servidor remoto 112, el cual puede estar asociado a un equipo/puesto de soporte que está a cargo del mantenimiento del sistema 100, puede transmitir dichas solicitudes de pruebas 500 de integridad de la señal periódicamente para confirmar el estado operativo del sistema 100 y sus componentes 102, 108a ... 108n, 110a ... 110n, 124a ... 124n, 126a ... 126n.

Las pruebas 502 de comunicación de líneas de señales se pueden llevar a cabo de manera frecuente durante todo un día. Pruebas más elaboradas, tales como las pruebas 504 de integridad y calidad de cables y las pruebas 506 de patrones de prueba de datos o vídeo, se pueden llevar a cabo automáticamente durante las "horas libres" del sistema o mientras el sistema no esté siendo utilizado. En este último caso, los puertos 200 de Tx y los puertos 300 de Rx pueden utilizar la detección de movimiento o las comunicaciones del Health Level Seven International (HL7) para determinar la actividad de la sala de donde reside el sistema 100 en el que se desearían llevar a cabo dichas pruebas. La mensajería HL7 se produce en redes de hospitales y, entre otras cosas, puede informar al SVR 102 de si hay operaciones/casos/asuntos planificados para la sala dentro de la cual puede residir el sistema 100 en caso de que el sistema resida en un entorno médico. Esta información, en combinación con los sensores de movimiento y las horas libres, permite que el SVR 102, el puerto 200 de Tx, y/o el puerto 300 de Rx den inicio a pruebas 500 de

integridad de la señal.

Prueba de comunicación de líneas de señales

La FIG. 6 ilustra un diagrama de flujo de un proceso de la prueba 502 de comunicación de líneas de señal (SLC) que tiene lugar en y entre el puerto 200 de Tx y el puerto 300 de Rx de acuerdo con un aspecto. En referencia a las FIGS. 1, 2, 3, 4 y 6, la prueba 502 de SLC puede comenzar con el puerto 300 de Rx dando inicio a la prueba 502 de SLC y generando 602 un mensaje de solicitud de prueba de SLC. A continuación, el puerto 300 de Rx puede transmitir 604 el mensaje de solicitud de prueba de SLC al puerto 200 de Tx. Suponiendo que la conexión 402 por cable está funcional y está conectada correctamente, el puerto 200 de Tx recibe el mensaje de solicitud de prueba de SLC y genera 606, como respuesta, un mensaje de acuse de recibo de prueba de SLC. A continuación, el puerto 200 de Tx transmite 608 el mensaje de acuse de recibo de prueba de SLC al puerto 300 de Rx. Suponiendo que la conexión 402 por cable está funcional y conectada correctamente, el puerto 300 de Rx recibe el mensaje de acuse de recibo de prueba de SLC y determina 610 que la prueba 502 de SLC se superó. En caso contrario, si no recibe el mensaje de acuse de recibo de prueba de SLC en un cierto periodo de tiempo o recibe un mensaje de acuse de recibo alterado, el puerto 300 de Rx puede determinar que la prueba 502 de SLC no se superó.

En el ejemplo mostrado en la FIG. 6, el puerto 300 de Rx da inicio a la prueba 502 de SLC y determina si la prueba 502 se supera o no. No obstante, las mismas etapas descritas anteriormente se pueden llevar a cabo a la inversa con el puerto 200 de Tx dando inicio a la prueba 502 de SLC (por ejemplo, generando y transmitiendo el mensaje de solicitud de prueba de SLC) y determinando si la prueba 502 se superó o no sobre la base de la respuesta o de la falta de la misma por parte del puerto 300 de Rx.

La prueba 502 de SLC puede ser llevada a cabo tanto por el puerto 200 de Tx como por el puerto 300 de Rx de manera muy frecuente (por ejemplo, una vez por segundo) ya que los puertos 200, 300 están casi siempre comunicándose bidireccionalmente. En caso de que se produzca una pérdida de comunicación (por ejemplo, conexión 402 por cable desconectada), cada puerto indicará una condición de fallo de comunicación. Por ejemplo, si el puerto 200 de Tx está integrado en el SVR 102 (por ejemplo, los puertos 154a ... 154n de Tx) y no recibe acuse 608 de recibo desde el puerto 300 de Rx autónoma (por ejemplo, los puertos 110a ... 110n de Rx), entonces se notifica inmediatamente un fallo al SVR 102 por parte del puerto 200 de Tx, y el puerto 300 de Rx puede iluminar un LEDs de estado (por ejemplo, el dispositivo 310 de I/O) indicando la comunicación que falla. De manera similar, si el puerto 200 de Tx es un puerto de Tx autónomo (por ejemplo, los puertos 108a ... 108n de Tx) y no recibe acuses 608 de recibo de puerto 300 de Rx integrado (por ejemplo, los puertos 152a ... 152n de Rx), entonces se notifica inmediatamente un fallo al SVR 102 por parte del puerto 300 de Rx, y el puerto 200 de Tx puede iluminar un LEDs de estado (por ejemplo, el dispositivo 210 de I/O) indicando la comunicación que falla.

Pruebas de integridad y calidad de los cables

La FIG. 7 ilustra un primer diagrama de flujo ejemplificativo de un proceso de la prueba 504 de integridad y calidad de cables (CIQ) que tiene lugar en y entre el puerto 200 de Tx y el puerto 300 de Rx según un aspecto. En referencia a las FIGS. 1, 2, 3, 4 y 7, la prueba 504 de CIQ puede comenzar con el puerto 300 de Rx dando inicio 702 a la prueba 504 de CIQ y seleccionando qué secuencia de prueba específica, de entre una pluralidad de secuencias de prueba, debería ser ejecutada por el puerto 200 de Tx y el puerto 300 de Rx. A continuación, se transmite 704 al puerto 200 de Tx un identificador de secuencia de prueba que identifica la secuencia de prueba.

El puerto 200 de Tx y el puerto 300 de Rx generan, cada uno de ellos, la secuencia de prueba seleccionada independientemente y, a continuación, intercambian 706 datos asociados a la secuencia de prueba. Por ejemplo, el puerto 200 de Tx puede transmitir una secuencia de prueba generada por el puerto de Tx, que el mismo generó, hacia el puerto 300 de Rx, y el puerto 300 de Rx puede transmitir una secuencia de prueba generada por puerto de Rx, que el mismo generó, de camino hacia el Puerto 200 de Tx. De este modo, el puerto 300 de Rx recibe la secuencia de prueba generada por puerto de Tx y el puerto 200 de Tx recibe la secuencia de prueba generada por puerto de Rx. La secuencia de prueba generada por puerto de Tx y la secuencia de prueba generada por puerto de Rx pueden ser iguales.

La secuencia de prueba puede ser una secuencia de bits pseudoaleatoria (PRBS). En calidad de algunos ejemplos no limitativos y no exclusivos, la PRBS usada se puede basar en un número 2^7-1 , $2^{23}-1$, $2^{31}-1$, etcétera, de elementos. Las secuencias de prueba también pueden incluir patrones de prueba aleatorios continuos (CRPA), patrones de alta frecuencia, patrones de baja frecuencia, patrones de frecuencia mixta, patrones largos/cortos, etcétera. A continuación, el puerto 200 de Tx y/o el puerto 300 de Rx pueden determinar 708 un valor de error de datos asociado a la secuencia de prueba recibida desde el otro. Por ejemplo, el Puerto 200 de Tx puede comparar la secuencia de prueba recibida del puerto 300 de Rx con el mismo patrón de prueba obtenido por él solo (por ejemplo, recuperado de su circuito 204 de memoria o generado por su circuito 202 de procesamiento usando instrucciones correspondientes al patrón de prueba almacenadas en su circuito 204 de memoria) con el fin de determinar cuántos de los bits/caracteres recibidos son incorrectos. El valor de error de datos generados se basa en el número de bits/caracteres que son incorrectos. De manera similar, el Puerto 300 de Rx puede comparar la secuencia de prueba recibida del puerto 200 de Tx con el mismo patrón de prueba obtenido por él solo (por ejemplo, recuperado de su circuito 304 de memoria o generado por su circuito 302 de procesamiento usando instrucciones correspondientes al

patrón de prueba almacenadas en su circuito 304 de memoria) con el fin de determinar cuántos de los bits/caracteres recibidos son incorrectos.

El puerto 200 de Tx y el puerto 300 de Rx pueden determinar 710 también su propia potencia de transmisión de la secuencia de prueba que transmitieron al otro y pueden determinar 710 también la potencia de recepción de la secuencia de prueba que recibieron del otro. Por ejemplo, el puerto 200 de Tx puede calcular la potencia de transmisión de la secuencia de prueba que transmitió al puerto 300 de Rx (a la que en lo sucesivo, en la presente, se hace referencia como "PotenciaTx₂₀₀"). A continuación, puede determinar la potencia de la secuencia de prueba recibida del puerto 300 de Rx en el puerto 200 de Tx (a la que se hará referencia, en la presente, como "PotenciaRx₂₀₀"). De manera similar, el puerto 300 de Rx puede calcular la potencia de transmisión de la secuencia de prueba que transmitió al puerto 200 de Tx (a la que se hará referencia, en la presente, como "PotenciaTx₃₀₀"). A continuación, puede determinar la potencia de la secuencia de prueba recibida del puerto 200 de Tx en el puerto 300 de Rx (a la que se hará referencia, en la presente, como "PotenciaRx₃₀₀"). El puerto 200 de Tx y el puerto 300 de Rx pueden intercambiar 712, a continuación, esta información (es decir, PotenciaTx₂₀₀, PotenciaRx₂₀₀, PotenciaTx₃₀₀, PotenciaRx₃₀₀) entre sí.

Una vez que el puerto 200 de Tx y el puerto 300 de Rx obtienen la información de potencia de transmisión y recepción antes mencionada de los dos puertos 200, 300, los mismos pueden realizar, cada uno de ellos, muchos cálculos. Por ejemplo, el puerto 200 de Tx y el puerto 300 de Rx pueden determinar, cada uno de ellos, cuál es la pérdida de señal a través de la conexión 402 por cable. Esto se puede realizar comparando PotenciaTx₂₀₀ con PotenciaRx₃₀₀ para determinar la pérdida de potencia a través de la conexión 402 por cable para la transmisión de la secuencia de prueba desde el puerto 200 de Tx al puerto 300 de Rx. De manera similar, PotenciaTx₃₀₀ se puede comparar con PotenciaRx₂₀₀ para determinar la pérdida de potencia a través de la conexión 402 por cable para la transmisión de la secuencia de prueba desde el puerto 300 de Rx al puerto 200 de Tx.

En particular, los valores de PotenciaTx₂₀₀, PotenciaRx₂₀₀, PotenciaTx₃₀₀, PotenciaRx₃₀₀ y de la potencia de pérdida de la señal a través de la conexión 402 por cable (conocidos en conjunto como "valores métricos de potencia") se pueden almacenar en los circuitos 204, 304 de memoria del puerto 200 de Tx y del puerto 300 de Rx. Por otra parte, los valores métricos de potencia determinados se pueden comparar 714 con valores métricos de potencia almacenados previamente, tales como aquellos valores obtenidos inicialmente durante la instalación y la configuración iniciales, con el fin de determinar si se ha producido un cambio y/o un deterioro de cualquiera de los valores métricos de potencia, lo cual puede ser indicativo de una conexión 402 por cable deteriorada.

En función de las comparaciones realizadas, el puerto 200 de Tx y/o el puerto 300 de Rx pueden notificar uno o más errores. Por ejemplo, si cualquiera de los valores métricos de potencia no llega a alcanzar y/o superar un valor de umbral, el fallo se puede notificar al SVR 102, al servidor remoto 112, y/o los LEDs de estado se pueden iluminar en el puerto 200 de Tx y/o el puerto 300 de Rx. Como ejemplo alternativo, si cualquiera de los valores métricos de potencia se desvía con respecto a un valor almacenado originalmente (por ejemplo, cae en un cierto valor porcentual de umbral), entonces eso también puede ser notificado al SVR 102 (por ejemplo, el circuito 156 de procesado), al servidor remoto 112, y/o los LEDs de estado se pueden iluminar en el puerto 200 de Tx y/o el puerto 300 de Rx. Todavía como ejemplo alternativo, si los valores de error de datos o bien en el puerto 200 de Tx y/o bien en el puerto 300 de Rx superan un cierto valor de umbral, entonces estos valor(es) de error de datos también se pueden notificar de una manera similar. Una vez notificados al SVR 102 y/o al servidor remoto 112 ó si los LEDs de estado se iluminan indicando un fallo, puede avisarse al personal para corregir el problema y/o efectuar pruebas adicionales con el fin de determinar la fuente específica del problema.

En el ejemplo mostrado en la FIG. 7, el puerto 300 de Rx da inicio a la prueba y selecciona la secuencia de prueba. En otros ejemplos, el puerto 200 de Tx puede dar inicio a la prueba y seleccionar la secuencia de prueba. Por otra parte, el proceso mostrado en la FIG. 7 puede ser repetido por el puerto 200 de Tx y/o el puerto 300 de Rx usando diferentes secuencias de prueba cada vez.

La FIG. 8 ilustra un segundo diagrama de flujo ejemplificativo de un proceso de la prueba 504 de CIQ que tiene lugar en y entre el puerto 200 de Tx y el puerto 300 de Rx de acuerdo con un aspecto. En referencia a las FIGS. 1, 2, 3, 4 y 8, la prueba 504 de CIQ puede comenzar con el puerto 200 de Tx generando 802 una primera secuencia de prueba y el puerto 300 de Rx generando 804 una segunda secuencia de prueba. La primera y la segunda secuencias de prueba pueden ser iguales o pueden ser diferentes. Seguidamente, el puerto 200 de Tx transmite 806 la primera secuencia de prueba al puerto 300 de Rx, y el puerto 300 de Rx transmite 808 la segunda secuencia de prueba al puerto 200 de Tx. A continuación, el puerto 200 de Tx puede determinar 810 la potencia de transmisión de la primera secuencia que transmitió al puerto 300 de Rx y también la potencia de recepción de la segunda secuencia que recibió del puerto 300 de Rx. De manera similar, el puerto 300 de Rx puede determinar 812, a continuación, la potencia de transmisión de la segunda secuencia que transmitió al puerto 200 de Tx y también la potencia de recepción de la primera secuencia que recibió del puerto 200 de Tx.

A continuación, el puerto 200 de Tx y el puerto 300 de Rx pueden intercambiar 814 entre sí las determinaciones de potencia de transmisión y recepción que realizaron. Esto permite que cada uno de ellos determine 816 un valor de pérdida de potencia asociado a la conexión 402 por cable (por ejemplo, pérdida de potencia a través de la conexión 402 por cable). Esto se puede realizar comparando las potencias de transmisión y recepción de la primera secuencia

entre sí con el fin de determinar la pérdida de señal (por ejemplo, valor de pérdida de potencia) para la transmisión de la secuencia de prueba desde el puerto 200 de Tx al puerto 300 de Rx. De modo similar, las potencias de transmisión y recepción de la segunda secuencia se pueden comparar entre sí para determinar la pérdida de señal (por ejemplo, valor de pérdida de potencia) correspondiente a la transmisión de la secuencia de prueba desde el puerto 300 de Rx al puerto 200 de Tx.

Tal como se ha descrito anteriormente con respecto a la FIG. 7, los valores de nivel de potencia (por ejemplo, valores de potencia de transmisión en el puerto 200 de Tx, de potencia de transmisión en el puerto 300 de Rx, de potencia de recepción en el puerto 200 de Tx, de potencia de recepción en el puerto 300 de Rx, de pérdida de potencia asociados a la conexión por cable) se pueden almacenar y comparar, todos ellos, con valores almacenados previamente. Se puede notificar cualquier deterioro de dichos valores.

Pruebas de patrones de prueba de datos y patrones de prueba de vídeo

La FIG. 9 ilustra un diagrama de flujo de un proceso de la prueba 506 de patrones de prueba de datos y/o vídeo (DVTP) que tiene lugar en y entre el puerto 200 de Tx y el puerto 300 de Rx de acuerdo con un aspecto. En referencia a las FIGS. 1, 2, 3, 4 y 9, la prueba 506 de DVTP puede comenzar con el puerto 300 de Rx dando inicio 902 a la prueba 506 de DVTP. El puerto 300 de Rx puede transmitir 904 un mensaje de solicitud de prueba de DVTP al puerto 200 de Tx, la cual indica el patrón de prueba de datos o vídeo específico solicitado. El puerto 200 de Tx recibe el mensaje de solicitud de prueba de DVTP y obtiene 906 un primer patrón de prueba de datos o vídeo. El puerto 200 de Tx puede obtener el primer patrón de prueba de datos o vídeo directamente de su circuito 204 de memoria o, alternativamente, puede generarlo en su circuito 202 de procesamiento ejecutando instrucciones/algoritmos almacenados en su circuito 204 de memoria.

A continuación, el puerto 200 de Tx transmite 908 el primer patrón de prueba de datos o vídeo (por ejemplo, "patrón de prueba de datos o vídeo generado por Tx") al puerto 300 de Rx a través de la conexión 402 por cable. Suponiendo que la conexión 402 por cable está operativa y conectada correctamente, el puerto 300 de Rx recibe el primer patrón de prueba de datos o vídeo del puerto 200 de Tx. A continuación, el puerto 300 de Rx obtiene 910 el primer patrón de prueba de datos o vídeo correspondiente de su circuito 304 de memoria o lo genera usando su circuito 302 de procesamiento sobre la base de instrucciones/algoritmos almacenados en su circuito 304 de memoria (a lo que se puede hacer referencia, en la presente, como "patrón de prueba de datos o vídeo generado por puerto de Rx"). A continuación, el puerto 300 de Rx compara 912 el primer patrón de prueba de datos o vídeo recibido con el primer patrón de prueba de datos o vídeo generado por puerto de Rx. A continuación, el puerto 300 de Rx determina 914 el nivel de correspondencia del primer patrón de prueba de datos o vídeo recibido con el primer patrón de prueba de datos o vídeo generado por puerto de Rx. Si los dos se corresponden en un nivel que supera un valor de umbral, entonces puede considerarse que la prueba 506 de DVTP se ha superado. En caso contrario, si se encuentra por debajo del valor de umbral, puede considerarse que la prueba 506 no se ha superado.

En caso de que el patrón de prueba usado fuera un patrón de prueba de vídeo, el puerto 300 de Rx (por ejemplo, el circuito 302 de procesamiento) puede llevar a cabo un análisis píxel-a-píxel del patrón de prueba de vídeo recibido con respecto al patrón de prueba de vídeo generado por puerto de Rx cuando se determine el nivel de correspondencia de los dos. En caso de que el patrón de prueba usado fuese un patrón de prueba de datos, el puerto 300 de Rx (por ejemplo, el circuito 302 de procesamiento) puede llevar a cabo un análisis bit-a-bit del patrón de prueba de datos recibido con respecto al patrón de prueba de datos generado por puerto de Rx cuando se determine el nivel de correspondencia de los dos. Un ejemplo de un valor de umbral es que debe corresponderse por lo menos un cierto porcentaje (por ejemplo, el 80%, el 85%, el 90%, el 95%, el 99%, etcétera) de los píxeles o bits entre el patrón de prueba de datos o vídeo recibido y el patrón de prueba de datos o vídeo generado por puerto de Rx antes de que pueda considerarse que se ha superado la prueba 506 de DVTP.

A continuación, el puerto 300 de Rx puede transmitir 916 otro mensaje de solicitud de prueba de DVTP al puerto 200 de Tx. El puerto 300 de Tx puede elegir realizar esto si el primer patrón de prueba de datos o vídeo recibido no se correspondía con el primer patrón de prueba de datos o vídeo almacenado, y la prueba 506 de DVTP no se superó. No obstante, de acuerdo con algunos casos, el puerto 300 de Rx puede elegir la transmisión 916 de la segunda solicitud de prueba de VTP con independencia de si se superó o no la primera prueba de VTP. A continuación, el puerto 200 de Tx recibe el mensaje de solicitud de prueba de DVTP y obtiene 918 un segundo patrón de prueba de datos o vídeo. El puerto 200 de Tx puede obtener el segundo patrón de prueba de datos o vídeo directamente de su circuito 204 de memoria, o, alternativamente, lo puede generar en su circuito 202 de procesamiento ejecutando instrucciones/algoritmos almacenados en su circuito 204 de memoria. A continuación, el puerto 200 de Tx transmite 920 el segundo patrón de prueba de datos o vídeo al puerto 300 de Rx a través de la conexión 402 por cable. Suponiendo que la conexión 402 por cable está operativa y conectada correctamente, el puerto 300 de Rx recibe el segundo patrón de prueba de datos o vídeo del puerto 200 de Tx. A continuación, el puerto 300 de Rx repite 922 las etapas 910, 912, 914 descritas anteriormente con respecto a la obtención del segundo patrón de prueba de datos o vídeo almacenado, comparándolo con el segundo patrón de prueba de datos o vídeo recibido, y determinando si los dos se corresponden en un grado suficiente para declarar la prueba 506 de DVTP como superada o no. Pueden solicitarse patrones de prueba de datos o vídeo adicionales del puerto 200 de Tx para verificar la calidad de la señal de vídeo a través de la conexión 402 por cable.

En el ejemplo mostrado en la FIG. 9, el puerto 300 de Rx da inicio a la prueba 506 de DVTP y determina si la prueba 506 se supera o no. No obstante, en otro aspecto, el puerto 200 de Tx puede dar inicio a la prueba 506 de DVTP enviando una notificación de que pronto transmitirá 908 el primer patrón de prueba de datos o vídeo. El resto de las etapas 910 a 922 en este caso puede ser igual. En otro aspecto, las etapas descritas anteriormente con respecto a la FIG. 9 se pueden llevar a cabo a la inversa con el puerto 200 de Tx dando inicio a la prueba 506 de DVTP (por ejemplo, generando y transmitiendo el mensaje de solicitud de prueba de VTP), el puerto 300 de Rx transmitiendo el primer patrón de prueba de datos o vídeo, y el puerto 200 de Tx determinando si la prueba 506 de DVTP se supera o no sobre la base de una comparación del patrón de prueba de datos o vídeo recibido y un patrón correspondiente de prueba de datos o vídeo almacenado.

La FIG. 10 ilustra un patrón 1000 de prueba de vídeo ejemplificativo según un aspecto de la exposición. El patrón 1000 de prueba de vídeo puede consistir en diferentes bandas coloreadas 1002 para ayudar a determinar si un color específico (por ejemplo, blanco, negro, rojo, azul, amarillo, verde, etcétera) no se está visualizando correctamente. El patrón 1000 de prueba de vídeo es específico en la medida en la que las bandas coloreadas 1002 aparecen en ciertas ubicaciones de píxeles y en un orden particular que es conocido para el puerto 200 de Tx y el puerto 300 de Rx con el fin de que el puerto 300 de Rx determine si el patrón de prueba de vídeo que recibió es correcto.

En referencia a las FIGS. 1, 2, 3, 4 y 10, el patrón 1000 de prueba de vídeo se puede encaminar desde el puerto 300 de Rx a un dispositivo 106a ... 106n de destino, tal como un dispositivo de visualización, de manera que el patrón 1000 de prueba de vídeo pueda ser inspeccionado visualmente por un usuario. Inconsistencias o errores en el patrón de prueba de vídeo mostrado en el dispositivo de visualización ayudarán a que un usuario determine si se está produciendo un error de transmisión de la señal de vídeo en algún lugar a lo largo del trayecto de comunicación entre la fuente 104a ... 104n y el dispositivo 106a ... 106n de destino. El patrón 1000 de prueba de vídeo mostrado en la FIG. 10 es meramente un ejemplo. En la generación de un patrón de prueba de vídeo puede usarse cualquier combinación de colores y patrones.

Sobre la base de un aspecto de la exposición, los datos de patrones de prueba de vídeo transmitidos por el puerto 200 de Tx al puerto 300 de Rx pueden ser reenviados por el puerto 300 de Rx al circuito 156 de procesamiento del SVR para su análisis en el SVR 102. Es decir, el circuito 156 de procesamiento del SVR recupera de su circuito 154 de memoria el patrón de prueba de vídeo ideal correspondiente y lo compara con el patrón de prueba de vídeo recibido para determinar si los dos se corresponden en un nivel que supera un valor de umbral.

Interpretación y notificación de las pruebas de integridad de la señal

En referencia a las FIGS. 1, 2, 3, 4 y 5, los resultados de la prueba 500 de integridad de la señal (es decir, superada o no) se pueden notificar visualmente a un usuario a través del uso de LEDs 210, 310 de estado visualizados en el puerto 200 de Tx y/o el puerto 300 de Rx. Es decir, una pluralidad de LEDs 210, 310 en el puerto de Tx y/o el puerto 300 de Rx puede señalar los resultados de la prueba o pruebas 500 de integridad de la señal. A continuación, un usuario que inspeccione visualmente los LEDs 210, 310 de estado puede determinar si el puerto 200 de Tx, el puerto 300 de Rx y/o la conexión 402 por cable presenta un fallo/error.

Según otro ejemplo, los resultados de la prueba 500 de integridad de la señal se pueden transmitir desde el puerto 200 de Tx o el puerto 300 de Rx al circuito 156 de procesamiento del SVR 102. A continuación, un usuario que acceda al SVR 102 puede leer los resultados de las pruebas 500 de integridad de la señal y determinar qué conexiones 124a ... 124n, 126a ... 126n por cable del sistema 100 y/o qué puertos 108a ... 108n, 110a ... 110n, 152a ... 152n, 154a ... 154n del sistema 100 pueden presentar fallos/errores.

Todos y cada uno de los resultados de la prueba 500 de integridad de la señal también se pueden transmitir/notificar al servidor remoto 112 para informar a un equipo de soporte sobre cualquier fallo/error. Por ejemplo, el SVR 102 puede notificar resultados de la prueba 500 al servidor remoto 112 a través de la red 114. Adicionalmente, los resultados de cualesquiera pruebas 500 de integridad de la señal llevadas a cabo automáticamente de acuerdo con una planificación se pueden notificar al SVR 102 y/o al servidor remoto 112.

En referencia a las FIGS. 2, 3 y 4, la prueba de SLC puede dar como resultado un fallo de comunicación en donde el puerto 200 de Tx y el puerto 300 de Rx no pueden establecer una comunicación entre sí. En un caso de este tipo, un LED de estado en el puerto 200 de Tx y/o el puerto 300 de Rx se puede iluminar indicando el fallo de comunicación.

Tal como se ha descrito anteriormente, si, durante una prueba de CIQ, se determina que la calidad de la señal de una conexión por cable (por ejemplo, una conexión 124a ... 124n, 126a ... 126n, 402 por cable) se ha deteriorado en cuanto a calidad en comparación con un resultado previamente almacenado de una prueba de CIQ, entonces los LEDs de estado correspondientes al error de deterioro de calidad de la señal se pueden iluminar en el puerto 200 de Tx y/o el puerto 300 de Rx, y/o se puede enviar al circuito 156 de procesamiento y al servidor remoto 112 de SVR un mensaje que incluya el error.

Puerto de Tx ejemplificativo

La FIG. 11 ilustra un diagrama de bloques del puerto 1100 de Tx según un aspecto de la exposición. El puerto 1100 de Tx puede incluir un circuito 1102 de procesamiento, un circuito 1104 de memoria, un circuito integrado de aplicación

específica (ASIC) o una matriz de puertas programables in situ (FPGA) 1106, un circuito de capa física (PHY) 1108 de Tx, LEDs 1110 de estado, y/o un circuito conector 1112 para módulos magnéticos/ópticos. En caso de que el puerto 1100 de Tx se utilice para transmitir datos al puerto de Rx a través de un cable de fibra óptica, el ASIC/FPGA 1106 y el PHY 1108 de Tx se pueden incorporar en un único circuito 1114. En caso de que el puerto 1100 de Tx se utilice para transmitir datos al puerto de Rx a través de una conexión de cobre (por ejemplo, cat5, cat5e, cat 6, etcétera), entonces el PHY 1108 de Tx y el ASIC/FPGA 1106 pueden ser circuitos independientes tal como se muestra. El puerto 1100 de Tx recibe una entrada 1116 de datos de señales multimedia y da salida, entre otras cosas, a una salida 1118 de señal multimedia.

Puerto de Rx ejemplificativo

La FIG. 12 ilustra un diagrama de bloques del puerto 1200 de Rx según un aspecto de la exposición. El puerto 1200 de Rx puede incluir un circuito 1202 de procesado, un circuito 1204 de memoria, un circuito integrado de aplicación específica (ASIC) o una matriz de puertas programable in situ (FPGA) 1206, un circuito de capa física (PHY) 1208 de Tx, LEDs 1210 de estado, y/o un circuito conector 1212 para módulos magnéticos/ópticos. En caso de que el puerto 1200 de Rx se utilice para transmitir datos al puerto de Tx a través de un cable de fibra óptica, el ASIC/FPGA 1206 y el PHY 1208 de Rx se pueden incorporar en un único circuito 1214. En caso de que el puerto 1200 de Rx se utilice para transmitir datos al puerto de Tx a través de una conexión de cobre (por ejemplo, cat5, cat5e, cat 6, etcétera), entonces el PHY 1208 de Rx y el ASIC/FPGA 1206 pueden ser circuitos independientes tal como se muestra. El puerto 1200 de Rx recibe una entrada 1216 de datos de señales multimedia del puerto Tx y da salida a una salida 1218 de señal multimedia hacia un dispositivo de destino.

Método ejemplificativo

La FIG. 13 ilustra un diagrama de flujo correspondiente a un método 1300 operativo en un primer puerto (por ejemplo, el puerto 200 de Tx o el puerto 300 de Rx) de acuerdo con un aspecto. En primer lugar, en el primer puerto se pueden iniciar 1302 una o más pruebas de integridad de conexión por cable ejecutando instrucciones almacenadas en un circuito de memoria del primer puerto, en donde las pruebas de integridad de conexiones por cable determinan al menos si el primer puerto se puede comunicar bidireccionalmente con un segundo puerto (puerto 300 de Rx ó puerto 200 de Tx correspondiente) a través de una conexión por cable. Seguidamente, puede determinarse 1304 si cada una de la prueba o pruebas de integridad de conexión por cable iniciadas ha sido superada o no. A continuación, a por lo menos uno del segundo puerto, un servidor, un *router* de vídeo, y/o un servidor remoto acoplado comunicativamente al servidor se le puede notificar 1306 si se superaron o no la prueba o pruebas de integridad de conexión por cable.

Uno o más de los componentes, etapas, características y/o funciones ilustrados en las FIGS. 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12 y/o 13, se pueden reordenar y/o combinar en un único componente, etapa, característica o función o se pueden materializar en varios componentes, etapas o funciones. También pueden añadirse elementos, componentes, etapas y/o funciones adicionales sin desviarse con respecto a la invención. Los aparatos, dispositivos y/o componentes ilustrados en las FIGS. 1, 2, 3, 4, 11 y/o 12 se pueden configurar para llevar a cabo uno o más de los métodos, características o etapas descritos en las FIGS. 5, 6, 7, 8, 9, 10 y/o 13. Los algoritmos descritos en la presente también se pueden implementar eficientemente en software y/o insertar en *hardware*.

Por otra parte, en un aspecto de la exposición, el circuito 202 de procesado ilustrado en la FIG. 2 puede ser un procesador especializado (por ejemplo, un circuito integrado de aplicación específica (ASIC)) que esté diseñado y/o conexionado de manera permanente específicamente para llevar a cabo los algoritmos, métodos y/o etapas descritos en las FIGS. 5, 6, 7, 8, 9, 10 y/o 13 y en el texto relacionado. Así, un procesador especializado del tipo mencionado (por ejemplo, un ASIC) puede ser un ejemplo de unos medios para ejecutar los algoritmos, métodos, y/o etapas descritos en las FIGS. 5, 6, 7, 8, 9, 10, y/o 13. De manera similar, en un aspecto de la exposición, el circuito 302 de procesado ilustrado en la FIG. 3 puede ser un procesador especializado (por ejemplo, un circuito integrado de aplicación específica (por ejemplo, ASIC)) que esté diseñado y/o conexionado de manera permanente específicamente para llevar a cabo los algoritmos, métodos y/o etapas descritos en las FIGS. 5, 6, 7, 8, 9, 10, y/o 13 y en el texto relacionado. Así, un procesador especializado del tipo mencionado (por ejemplo, un ASIC) puede ser un ejemplo de unos medios para ejecutar los algoritmos, métodos y/o etapas descritos en las FIGS. 5, 6, 7, 8, 9, 10, y/o 13.

Además, cabe señalar que los aspectos de la presente exposición se pueden describir en forma de un proceso que se representa como un diagrama de flujo, un organigrama, un diagrama estructural, o un diagrama de bloques. Aunque un diagrama de flujo puede describir las operaciones en forma de un proceso secuencial, muchas de las operaciones se pueden llevar a cabo en paralelo o simultáneamente. Además, el orden de las operaciones se puede reorganizar. Un proceso finaliza cuando se han completado sus operaciones. Un proceso puede corresponderse con un método, una función, un procedimiento, una subrutina, un subprograma, etcétera. Cuando un proceso se corresponde con una función, su finalización se corresponde con un retorno de la función a la función de llamada o la función principal.

Por otra parte, un soporte de almacenamiento puede representar uno o más dispositivos para almacenar datos, incluyendo una memoria de solo lectura (ROM), una memoria de acceso aleatorio (RAM), soportes de

almacenamiento de disco magnético, soportes de almacenamiento óptico, dispositivos de memoria *flash* y/u otros soportes legibles por máquina y, soportes legibles por procesador, y/o soportes legibles por ordenador para almacenar información. Las expresiones “soporte legible por máquina”, “soporte legible por ordenador” y/o “soporte legible por procesador” pueden incluir, aunque sin carácter limitativo, soportes no transitorios tales como dispositivos de almacenamiento portátiles o fijos, dispositivos de almacenamiento óptico y otros diversos soportes capaces de almacenar o contener instrucción(es) y/o datos. Así, los diversos métodos descritos en la presente se pueden implementar en su totalidad o parcialmente mediante instrucciones y/o datos que se pueden almacenar en un “soporte legible por máquina”, “soporte legible por ordenador” y/o “soporte legible por procesador” y que pueden ser ejecutados por uno o más procesadores, máquinas y/o dispositivos.

Además, aspectos de la exposición se pueden implementar por *hardware*, *software*, microprogramas, *software* intermedio (*middleware*), microcódigo o cualquier combinación de los mismos. Cuando se implementan en *software*, microprogramas, *software* intermedio o microcódigo, el código o segmentos de código del programa para llevar a cabo las tareas necesarias se pueden almacenar en un soporte legible por máquina, tal como un soporte de almacenamiento u otro(s) medio(s) de almacenamiento. Un procesador puede llevar a cabo las tareas necesarias. Un segmento de código puede representar un procedimiento, una función, un subprograma, un programa, una rutina, una subrutina, un módulo, un paquete de *software*, una clase o cualquier combinación de instrucciones, estructuras de datos o sentencias de programa. Un segmento de código se puede acoplar a otro segmento de código o a un circuito de *hardware* pasando y/o recibiendo información, datos, argumentos, parámetros o contenido de memoria. La información, argumentos, parámetros, datos, etcétera se pueden pasar, reenviar o transmitir a través de cualesquiera medios adecuados incluyendo compartición de memoria, paso de mensajes, paso de testigo, transmisión en red, etcétera.

Los diversos bloques, módulos, circuitos, elementos y/o componentes lógicos ilustrativos que se describen en relación con los ejemplos dados a conocer en la presente se pueden implementar o llevar a cabo con un procesador de propósito general, un procesador de señal digital (DSP), un circuito integrado de aplicación específica (ASIC), una matriz de puertas programable in situ (FPGA) u otro componente lógico, puerta discreta o módulo lógico de transistores, programable, componentes de *hardware* discretos, o cualquier combinación de los mismos diseñada para llevar a cabo las funciones que se describen en la presente. Un procesador de propósito general puede ser un microprocesador, aunque, alternativamente, el procesador puede ser cualquier procesador, controlador, microcontrolador o máquina de estados convencional. Un procesador también se puede implementar en forma de una combinación de componentes informáticos, por ejemplo, una combinación de un DSP y un microprocesador, una serie de microprocesadores, uno o más microprocesadores conjuntamente con un núcleo de DSP, o cualquier otra configuración de este tipo.

Los métodos o algoritmos descritos en relación con los ejemplos dados a conocer en la presente se pueden materializar directamente en *hardware*, en un módulo de *software* ejecutable por un procesador, o una combinación de ambos, en forma de una unidad de procesamiento, instrucciones de programación, u otras directrices, y pueden estar contenidos en un único dispositivo o distribuidos sobre múltiples dispositivos. Un módulo de *software* puede residir en memoria RAM, memoria *flash*, memoria ROM, memoria EPROM, memoria EEPROM, registros, disco duro, un disco extraíble, un CD-ROM, o cualquier otra forma de soporte de almacenamiento conocida en la técnica. Un soporte de almacenamiento puede estar acoplado al procesador de tal manera que el procesador puede leer información del soporte de almacenamiento, y escribir información en el mismo. Alternativamente, el soporte de almacenamiento puede ser enterizo con respecto al procesador.

Aquellos versados en la materia apreciarán adicionalmente que los diversos bloques, módulos, circuitos y etapas de algoritmo lógicos, ilustrativos, descritos en relación con los aspectos que se dan a conocer en la presente se pueden implementar en *hardware* electrónico, *software* de ordenador, o combinaciones de ambos. Para ilustrar claramente esta intercambiabilidad de *hardware* y *software*, anteriormente se han descrito de manera general en términos de su funcionalidad diversos componentes, bloques, módulos, circuitos y etapas ilustrativos. La implementación de dicha funcionalidad en forma de *hardware* o *software* depende de las restricciones particulares de aplicación y diseño impuestas sobre el sistema total.

Las diversas características de la invención descritas en la presente se pueden implementar en diferentes sistemas sin desviarse con respecto a la invención según se define en las reivindicaciones adjuntas.

REIVINDICACIONES

1. Aparato que comprende:

una primera interfaz de comunicaciones adaptada para recibir una primera señal de datos multimedia de por lo menos uno de una fuente de datos multimedia y/o un conversor de datos multimedia;

5 una segunda interfaz de comunicaciones adaptada para transmitir y/o recibir señales de datos multimedia hacia y/o desde un dispositivo a través de una conexión por cable, estando adaptada además la segunda interfaz de comunicaciones para transmitir una segunda señal de datos multimedia al dispositivo;

10 un circuito de memoria adaptado para almacenar instrucciones con el fin de efectuar pruebas de integridad de conexiones por cable que incluyen una prueba de patrones de prueba de vídeo y una prueba de integridad y calidad de cables (CIQ); y

15 un circuito de procesamiento acoplado comunicativamente a la primera y la segunda interfaces de comunicaciones y al circuito de memoria, estando adaptado el circuito de procesamiento para procesar la primera señal de datos multimedia con el fin de generar la segunda señal de datos multimedia y proporcionar la segunda señal de datos multimedia a la segunda interfaz de comunicaciones, estando además adaptado el circuito de procesamiento para ejecutar el patrón de prueba de vídeo:

transmitiendo un mensaje de solicitud de patrón de prueba de vídeo, VTP, al dispositivo de manera que indica que se solicita un patrón de prueba de vídeo específico,

recibiendo, del dispositivo, un patrón de prueba de vídeo generado por dispositivo, a través de la conexión por cable,

20 obteniendo un patrón de prueba de vídeo generado por aparato que se genera en el aparato sobre la base del patrón de prueba de vídeo específico solicitado;

comparando el patrón de prueba de vídeo generado por dispositivo, recibido, con el patrón de prueba de vídeo generado por aparato;

25 determinando un valor de correspondencia indicativo del nivel al que el patrón de prueba de vídeo generado por dispositivo, recibido, se corresponde con el patrón de prueba de vídeo generado por aparato; y

notificando un mensaje de fallo de patrón de prueba de vídeo cuando el valor de correspondencia es inferior a un valor de umbral predefinido; y

caracterizado por que el circuito de procesamiento está adaptado, además, para ejecutar la prueba de CIQ:

30 generando una primera secuencia de prueba,

transmitiendo la primera secuencia de prueba al dispositivo a través de la conexión por cable,

recibiendo una segunda secuencia de prueba,

determinando una potencia de transmisión de la primera secuencia de prueba y una potencia de recepción de la segunda secuencia de prueba,

35 recibiendo una potencia de transmisión de la segunda secuencia de prueba y una potencia de recepción de la primera secuencia de prueba del dispositivo,

40 determinando uno o más valores de pérdida de potencia asociados a la conexión por cable sobre la base de la potencia de transmisión de la primera secuencia de prueba, la potencia de recepción de la primera secuencia de prueba, la potencia de transmisión de la segunda secuencia de prueba, y la potencia de recepción de la segunda secuencia de prueba, y

determinando si el valor o valores de pérdida de potencia supera un valor de umbral predefinido y, en caso afirmativo, entonces notificando un mensaje de fallo de prueba de CIQ.

2. Aparato de la reivindicación 1, en el que las pruebas de integridad de conexiones por cable incluyen una prueba de comunicación de líneas de señal, SLC, que determina si el aparato y el dispositivo pueden establecer comunicaciones bidireccionales entre sí, y el circuito de procesamiento está adaptado, además, para:

45

dar inicio a la prueba de SLC;

transmitir un mensaje de solicitud de prueba de SLC al dispositivo;

determinar que la prueba de SLC se superó si se recibe un mensaje de acuse de recibo de prueba de SLC como respuesta al mensaje de prueba de SLC desde el dispositivo dentro de un periodo de tiempo predefinido, en caso contrario determinar que la prueba de SLC no se superó; y

notificar si la prueba de SLC se superó o no.

- 5 3. Aparato de la reivindicación 1, en el que el mensaje de fallo de prueba de CIQ se notifica a por lo menos uno de (a) un servidor y *router* de vídeo, SVR, acoplado comunicativamente al aparato y/o al dispositivo, y/o (b) un servidor remoto acoplado comunicativamente al SVR a través de una red de comunicaciones.
- 10 4. Aparato de la reivindicación 1, estando adaptado, además, el circuito de procesado para:

comparar el valor o valores de pérdida de potencia con valores de pérdida de potencia almacenados generados durante pruebas de CIQ anteriores; y

determinar si el valor o valores de pérdida de potencia es indicativo de una pérdida de potencia mayor a través de la conexión por cable que los valores de pérdida de potencia almacenados generados durante pruebas de CIQ anteriores.
- 15 5. Aparato de la reivindicación 1, en el que la segunda interfaz de comunicaciones está adaptada para transmitir un segundo patrón de prueba de vídeo a un dispositivo de visualización en donde el patrón de prueba de vídeo se puede inspeccionar visualmente en el dispositivo de visualización para determinar si el dispositivo de visualización está recibiendo de manera precisa señales de vídeo del aparato.
- 20 6. Aparato de la reivindicación 1, en el que la segunda interfaz de comunicaciones está adaptada para recibir una tercera señal de datos multimedia del dispositivo, y la primera interfaz de comunicaciones está adaptada para transmitir una cuarta señal de datos multimedia a un dispositivo de destino multimedia, estando adaptado, además, el circuito de procesado para procesar la tercera señal de datos multimedia con el fin de generar la cuarta señal de datos multimedia y proporcionar la cuarta señal de datos multimedia a la primera interfaz de comunicaciones.
- 25 7. Aparato de la reivindicación 1, que comprende, además:

un dispositivo de entrada adaptado para recibir una selección de un usuario;

uno o más indicadores de estado de diodo emisor de luz, LED; y

en donde el circuito de procesado está adaptado, además, para:

dar inicio a las pruebas de integridad de conexiones por cable después de recibir la selección del dispositivo de entrada; y

notificar si las pruebas de integridad de conexiones por cable se superaron o no iluminando el indicador o indicadores de estado de LED.
- 30 8. Aparato de la reivindicación 1, en el que el circuito de procesado está adaptado, además, para:

recibir una orden de un servidor y *router* de vídeo SVR, y/o un servidor remoto, que da inicio a la prueba de patrones de prueba de vídeo; y

notificar el mensaje de fallo de patrón de prueba de vídeo y/o un mensaje de éxito de patrón de prueba de vídeo al SVR y/o al servidor remoto.
- 35 9. Sistema que comprende:

un puerto de Transmisión, Tx;

un puerto de Recepción, Rx;

una conexión por cable que acopla comunicativamente el puerto de Tx al puerto de Rx y que permite una comunicación bidireccional entre el puerto de Tx y el puerto de Rx; y

en donde el puerto de Rx está adaptado para dar inicio a una prueba de patrones de prueba de vídeo:

transmitiendo un mensaje de solicitud de patrón de prueba de vídeo, VTP, al puerto de Tx de manera que indica que se solicita un patrón de prueba de vídeo específico;

recibiendo, del puerto de Tx, un patrón de prueba de vídeo generado por puerto de Tx, a través de la conexión por cable;

obteniendo un patrón de prueba de vídeo generado por puerto de Rx que se genera en el puerto de Rx

sobre la base del patrón de prueba de vídeo específico solicitado;

comparando el patrón de prueba de vídeo generado por puerto de Tx, recibido, con el patrón de prueba de vídeo generado por puerto de Rx;

5 determinando un valor de correspondencia indicativo del nivel al que el patrón de prueba de vídeo generado por puerto de Tx, recibido, se corresponde con el patrón de prueba de vídeo generado por puerto de Rx; y

10 notificando un mensaje de fallo de patrón de prueba de vídeo si el valor de correspondencia es inferior a un valor de umbral predefinido; y en donde el puerto de Tx se caracteriza por que está adaptado para dar inicio a una prueba de integridad y calidad de cables (CIQ): generando una primera secuencia de prueba; transmitiendo la primera secuencia de prueba al puerto de Rx a través de la conexión por cable; recibiendo una segunda secuencia de prueba desde el puerto de Rx; determinando una potencia de transmisión de la primera secuencia de prueba y una potencia de recepción de la segunda secuencia de prueba; recibiendo una potencia de transmisión de la segunda secuencia de prueba y una potencia de recepción de la primera secuencia de prueba del puerto de Rx; determinando uno o más valores de pérdida de potencia asociados a la conexión por cable sobre la base de la potencia de transmisión de la primera secuencia de prueba, la potencia de recepción de la primera secuencia de prueba, la potencia de transmisión de la segunda secuencia de prueba, y la potencia de recepción de la segunda secuencia de prueba; y determinando si el valor o valores de pérdida de potencia supera un valor de umbral predefinido y, en caso afirmativo, entonces notificando un mensaje de fallo de prueba de CIQ.

20 10. Sistema de la reivindicación 9, en el que el puerto de Tx y el puerto de Rx están adaptados, cada uno de ellos, para dar inicio a una prueba de comunicación de líneas de señal, SLC:

transmitiendo un mensaje de solicitud de prueba de SLC;

25 determinando que la prueba de SLC se superó si se recibe un mensaje de acuse de recibo de prueba de SLC como respuesta al mensaje de prueba de SLC dentro de un periodo de tiempo predefinido, en caso contrario determinar que la prueba de SLC no se superó; y

notificando si la prueba de SLC se superó o no.

11. Método operativo en un primer puerto, comprendiendo el método:

30 dar inicio a una prueba de patrones de prueba de vídeo en el primer puerto mediante la ejecución de instrucciones almacenadas en un circuito de memoria del primer puerto, en donde dar inicio a la prueba de patrones de prueba de vídeo incluye:

transmitir un mensaje de solicitud de patrón de prueba de vídeo, VTP, desde el primer puerto a un segundo puerto a través de una conexión por cable

indicar que se solicita un patrón de prueba de vídeo específico;

35 recibir un patrón de prueba de vídeo generado por el segundo puerto desde el segundo puerto a través de la conexión por cable;

obtener un patrón de prueba de vídeo generado por el primer puerto, que se genera en el primer puerto sobre la base del patrón de prueba de vídeo específico solicitado;

comparar el patrón de prueba de vídeo generado por el segundo puerto, recibido, con el patrón de prueba de vídeo generado por el primer puerto;

40 determinar un valor de correspondencia indicativo del nivel al que el patrón de prueba de vídeo generado por el segundo puerto, recibido, se corresponde con el patrón de prueba de vídeo generado por el primer puerto; y

notificar un mensaje de fallo de patrón de prueba de vídeo a un *router* de señales de vídeo cuando el valor de correspondencia es inferior a un valor de umbral predefinido; y

45 dar inicio a una prueba de integridad y calidad de cables, CIQ, en el primer puerto ejecutando instrucciones almacenadas en el circuito de memoria del primer puerto, en donde dar inicio a la prueba de CIQ se caracteriza por las etapas de:

generar una primera secuencia de prueba;

transmitir la primera secuencia de prueba al segundo puerto a través de una conexión por cable;

50 recibir una segunda secuencia de prueba;

determinar una potencia de transmisión de la primera secuencia de prueba y una potencia de recepción de la segunda secuencia de prueba;

recibir una potencia de transmisión de la segunda secuencia de prueba y una potencia de recepción de la primera secuencia de prueba del segundo puerto;

5 determinar uno o más valores de pérdida de potencia asociados a la conexión por cable sobre la base de la potencia de transmisión de la primera secuencia de prueba, la potencia de recepción de la primera secuencia de prueba, la potencia de transmisión de la segunda secuencia de prueba, y la potencia de recepción de la segunda secuencia de prueba; y

10 determinar si el valor o valores de pérdida de potencia supera un valor de umbral predefinido y, en caso afirmativo, entonces notificar un mensaje de fallo de prueba de CIQ.




FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12




FIG. 13