Alerta

一种用于二维处理单元阵列的可扩展NTT硬件架构

Resumen de: CN122674895A

一种用于二维处理单元阵列的可扩展NTT硬件架构，属于NTT硬件设计技术领域。为解决对多项式长度、模数及PE阵列规模的同步可配置能力的问题。本发明控制单元包括索引生成器、计数器阵列、系数地址生成器和旋转因子地址生成器，计数器阵列分别连接索引生成器和旋转因子地址生成器，索引生成器连接系数地址生成器；控制单元分别连接系数存储器、旋转因子存储器、PE阵列，系数存储器通过多路选择器连接PE阵列；旋转因子存储器通过寄存器连接PE阵列；索引生成器根据计数器阵列产生的计数器值生成索引，系数地址生成器基于索引计算对应的存储体及系数存储地址，旋转因子地址生成器根据计数器阵列产生的计数器值生成旋转因子地址。

联邦学习过程可信验证方法、装置、存储介质和电子设备

Resumen de: CN122674898A

本申请公开了一种联邦学习过程可信验证方法、装置、存储介质和电子设备，该方法包括：响应于第t轮联邦学习完成，通过部署于区块链上的验证智能合约，基于各数据持有方的当前信誉值和伪随机数在数据持有方中选择本轮被检方，并通过链上事件广播本轮被检方；响应于在预设时间窗内接收到本轮被检方针对第t轮联邦学习生成的零知识证明，通过验证智能合约对零知识证明执行验证，生成可信验证结果；其中，零知识证明用于证明本轮被检方执行了产生参数更新量的本地模型训练；根据可信验证结果，对本轮被检方的当前信誉值和质押通证进行处理。执行本申请技术方案，实现了对每一次本地模型训练的可信验证，提高了恶意行为的发现概率和追责精准度。

适用于Falcon签名验证的无DSP多项式乘法器

Resumen de: CN122672747A

本发明公开了一种适用于Falcon签名验证的无DSP多项式乘法器，包括：控制模块、NTT/INTT模块、PPM模块及FIFO缓存模块；其中，NTT/INTT模块采用全流水线非存储式R2‑MDC架构，含十个级联可配置BFU，以LUT RAM存储器替代BRAM存放旋转因子；PPM模块含两个并行的无DSP简化Barrett模乘单元，对频域系数逐点模乘；FIFO缓存模块缓存模块间数据，使两轮NTT、逐点模乘与INTT沿时间轴交叠流水；无DSP简化Barrett模乘单元调用Karatsuba‑Vedic无DSP 14位乘法单元完成底层乘积并配合误差校正。本发明实现整个多项式乘法器零DSP、零BRAM资源消耗，显著降低延迟与面积时间积。

一种全局关联分块量子编码方法

Resumen de: CN122675974A

本发明公开了一种全局关联分块量子编码方法，属于量子图像分类技术领域，包括将待编码的经典图像数据划分为多个互不重叠的像素块；将每个像素块编码到一个量子比特对上，利用绕X轴旋转门和绕Y轴旋转门编码像素值，并在量子比特对内施加受控非门建立块内局部纠缠；在不同量子比特对之间施加受控非门建立块间全局纠缠，将整个图像的特征信息编码到量子态中；本发明采用上述的一种全局关联分块量子编码方法，适用于含噪声中等规模量子设备上的图像分类。

基于量子随机数的服务器密码机及其安全通信方法

Resumen de: CN122678853A

本公开实施例涉及密码学领域，具体公开了一种基于量子随机数的服务器密码机及其安全通信方法，其中基于量子随机数的服务器密码机包括量子随机数模块，用于生成量子随机数，该量子随机数至少用于生成密钥内容；混合加解密模块，用于至少利用所述后量子密码算法对所述密钥内容进行封装操作。通过本公开提供的技术方案，能够过软硬件层面的协同设计，在数据加密、安全通信等过程中同时应用后量子密码算法以及量子随机数生成服务，有效抵抗量子计算对于数据加密安全性的威胁。

一种基于ARMv9 SVE2指令集的SPHINCS+哈希运算加速方法

Resumen de: CN122674029A

本发明提供一种基于ARMv9 SVE2指令集的SPHINCS+哈希运算加速方法。该方法包括如下步骤：步骤S1：保持SPHINCS+算法参数等不变，对基于SHAKE的双路哈希计算中的底层Keccak‑f1600置换函数进行ARMv9 SVE2向量化实现，构建双路并行的Keccak‑f1600置换函数并接入SHAKEx2调用链；步骤S2：将两路待处理Keccak‑f1600状态矩阵中相同位置的64位状态字对应组合，形成双状态并行计算基础；步骤S3：基于ARMv9 SVE2指令执行双路Keccak‑f1600 24轮更新并输出结果，每轮运算依次完成以下步骤：列处理、旋转与位置变换、非线性逻辑变换以及轮常数注入；步骤S4：接入SPHINCS+的双路哈希调用路径，支撑thashx2双路摘要计算，以服务于WOTS、FORS、Merkle树构造、签名生成与签名验证流程。本发明提供的方法不仅提高底层哈希运算效率，进而提升SPHINCS+整体运行性能。

一种面向非依附性数字资产的算力能耗锚定与跨域安全传输方法及系统

Resumen de: CN122678945A

本发明公开了一种面向非依附性数字资产的算力能耗锚定与跨域安全传输方法及系统。针对纯数字资产缺乏客观物理防伪标尺导致跨域互操作受阻的问题，本发明在第一信任域边界拦截源端模型输出的概率态数据；实时采集底层硬件运行的瞬时功率并执行时间积分，生成表征算力等效功的虚拟质量数值；对概率态数据执行波函数坍缩相变，输出确定性离散数字资产；利用安全模块将虚拟质量数值与数字资产密码学锚定，生成跨域可验证凭证；基于本体正交性原则解耦后，仅允许该凭证跨域路由。本发明通过边缘能耗测算确权，在物理阻断核心算法模型出境的前提下，以工程级确定性实现了数字资产在全球异构网络间的合规、安全流转。

量子計算装置において使用されるデコーダの選択

Resumen de: WO2025049017A1

A computing system (10) is provided, including one or more processing devices (12). The one or more processing devices are configured to receive quantum circuit parameters (20) including a code parameter (23) of an error correction code (22) and a number of gates () included in a quantum circuit (24). The one or more processing devices are further configured to receive respective decoder parameters (30) of each of a plurality of candidate decoders (32). The decoder parameters include a physical noise rate () of a plurality of physical qubits at which the quantum circuit is configured to be executed and a stopping time () of the candidate decoder. The one or more processing devices are further configured to compute respective spacetime costs (40) of the candidate decoders based on the quantum circuit parameters and the decoder parameters. The one or more processing devices are further configured to output a selection of a lowest-spacetime-cost decoder (42) for implementation at a quantum computing device (50).

クリフォード回路のためのトポロジアウトカムコード

Resumen de: WO2025038259A1

A method (50) to correct a fault in the application of a Clifford circuit to a qubit (12) register of a quantum computer (10) comprises: receiving (52) circuit data defining the Clifford circuit; receiving (56) additional data identifying one or more measurements belonging to each of a plurality of faces (48) of a lattice (44); emitting (58) an outcome code based on the circuit data, the outcome code including a series of outcome checks each corresponding to an anticipated error syndrome for the application of the Clifford circuit to the qubit register; and emitting (60) a topological outcome code based on the circuit data, the additional data, and the outcome code, the topological outcome code including a series of check operators that support quantum-error correction via a topological decoder, thereby enabling fault correction in the application of the Clifford circuit to the qubit register.

一种物理增强图神经网络的量子本征求解参数初始化方法及系统

Nº publicación: CN122674894A 01/09/2026

Solicitante:

深圳职业技术大学

Resumen de: CN122674894A

本发明公开了一种物理增强图神经网络的量子本征求解参数初始化方法及系统，方法包括以下步骤：根据目标量子系统的哈密顿量的矩阵表示，构建用于描述计算基矢态之间耦合关系的加权图；根据加权图中每个节点的节点索引、目标量子系统的量子比特总数、耦合常数向量以及自旋配置统计量，构建每个节点的物理增强特征向量；利用图卷积网络对物理增强特征向量进行局部邻域特征聚合，生成融合局部耦合模式的节点嵌入向量；利用边感知注意力网络，根据加权图的边权重对节点嵌入向量进行全局交互编码，生成捕获长程耦合关系的更新节点嵌入向量；根据更新节点嵌入向量进行图级读出处理，生成预测的初始电路参数。